VPD垂直供电：被忽视的芯片性能“隐形天花板”

关注公众号，点击公众号主页右上角“ · · · ”，设置星标，实时关注旺材芯片最新资讯

当业界热议3nm制程、HBM带宽、Chiplet互联时，一个关键瓶颈正悄然逼近——芯片供电网络PDN。传统从芯片边缘横向送电的方案，在大电流、低电压、高功耗密度的AI算力芯片面前，IR Drop、电迁移、动态压降等问题已成性能释放的“拦路虎”。

VPD垂直供电，正是为此而生。

一、什么是VPD？不是简单的“背面供电”

很多人将VPD等同于背面供电，其实不然。VPD是一套立体供电架构，背面供电只是其最主流的实现方式。

传统供电如同从城市外围拉长线给市中心送电，线路长、损耗大。VPD则相当于把变电站建在负荷核心旁边——通过TSV硅通孔、背面互连等通道，垂直将电源直接送达晶体管核心区域，大幅缩短电流路径，降低供电阻抗。

目前VPD主要有三条技术路线：背面供电方案（芯片正面走信号、背面铺电源网格）、TSV垂直通道供电（3D堆叠Chiplet间垂直配电）、片内分区垂直功率岛（无需背面工艺，局部就近供电）。三者各有适用场景，共同构成VPD的技术图谱。

二、谁在布局？产业链全景扫描

VPD不是单一工艺改进，而是一场从设计到封装的系统性变革，产业链各环节均有巨头卡位。

晶圆制造端是VPD落地的核心壁垒。台积电凭借SoIC 3D堆叠与背面供电工艺，成为高端AI芯片VPD方案的最大落地厂商，适配3nm/2nm制程；英特尔PowerVia技术已在Intel 20A/18A制程实现商用，宣称可提升6%频率、降低30%功耗；三星BSPDN方案计划在SF2Z制程中应用。国内中芯国际正在研发TSV垂直互连与晶圆背面处理工艺，但暂未落地先进制程全功能VPD。

电源模块端是VPD商业化落地的关键卡点。Vicor的分比式FPA架构已被英伟达Rubin架构指定为供电方案；台达自研双层堆叠垂直供电模组面向数据中心客户供货；立讯精密国产VPD集成供电模组处于客户送样验证阶段。电源芯片领域，英飞凌OptiMOS TDM系列、MPS的ZPD方案、ADI的μModule高密度降压模块均已布局VPD赛道。

EDA工具端被Synopsys、Cadence、西门子Mentor三家垄断，它们独家支持三维PDN建模、动态压降分析、电热耦合协同验证。国内EDA目前仅支持传统2D平面供电仿真，VPD专用工具存在明显短板。

封测端，日月光、安靠掌握高端3D封装与TSV精密互连技术；国内长电科技、通富微电、华天科技已实现中低端Chiplet堆叠，正在迭代适配高端VPD架构。

三、落地挑战：看着很香，坑也不少

VPD并非“万能药”，其落地面临多重现实障碍。

工艺可靠性是首要难题。硅片超薄减薄、背面金属工艺、TSV应力控制难度极高，容易出现分层、应力失效，长期可靠性验证周期漫长。

验证复杂度呈指数级增长。从2D平面PDN变为三维电热耦合问题，静态IR、动态压降、电迁移、层间耦合、热电相互影响，仿真工作量成倍增加。

热管理形成新的瓶颈。供电瓶颈打通后，芯片可释放更高算力，但热密度同步提升。散热方案若跟不上，VDD带来的性能红利将被高温抵消。

成本门槛同样不容忽视。额外光罩层、专用设备、良率损失，使得VPD初期仅适用于旗舰芯片。一颗普通MCU搭载VPD，技术投入远大于性能收益。

四、应用边界：高端专属，分层共存

VPD并非通用型供电技术，其落地场景极其清晰：AI训练/推理大算力芯片是首选赛道，英伟达Rubin GPU因HBM占用周边空间，横向供电已物理不可行，VPD成为硬性方案；高性能GPU、HPC处理器对瞬态响应要求极高，VPD可完美解决动态压降短板；3D IC/Chiplet架构中，垂直供电是适配三维堆叠的必然选择。

而普通MCU、通用电源管理芯片、低成本消费级SoC，则完全不适用。

未来芯片供电市场将形成分层格局：高端用VPD突破性能天花板，中低端沿用传统平面PDN。随着3D堆叠与Chiplet异构集成工艺持续普及，VPD的渗透率将稳步提升，成为高端芯片设计的标配技术之一。

对于从事PDN设计、先进封装、服务器电源模块的工程师而言，VPD这条技术路线及其背后的专利风险，值得持续跟踪。

来源：综合网络报道

专心专业专注