人
工智能大模型与智能体时代，算力需求呈指数级增长，当前国产算力发展面临算力墙、存储墙、通信墙三重瓶颈，传统依赖制程微缩的提升路径边际效益递减且供应链约束突出。本文系统阐述了软件定义近存计算的差异化技术路线，以架构创新、3D近存计算、芯粒扩展为核心技术组合，解析“14nm≈4nm”背后的有效算力等效逻辑，阐述从核心技术到产业化落地的完整路径，客观分析该路线的产业价值与技术边界，为后摩尔时代国产算力自主发展提供参考。
从聊天机器人、编程助手到智能体，人工智能应用的更新迭代速度不断加快。模型参数量从千亿级迈向万亿级，上下文窗口从8K扩展至百万级以上，推理时延从百毫秒级压缩至十毫秒级。这背后，是对算力供给近乎永无止境的需求。而现实是，算力产业正同时面临着三道难以绕开的墙——算力墙、存储墙、通信墙（见图1）。
算力墙：算力提升长期依赖制程微缩，而先进制程研发与制造成本呈现指数级上升，性能增益逐代收窄，叠加供应链不确定性，成熟工艺节点下的算力增长遭遇天花板。
存储墙：冯·诺依曼架构下计算与存储分离，数据在二者之间反复搬运消耗了系统八成以上的能耗与时间，访存带宽增速远跟不上算力增速，大量纸面算力因等待数据而空转。
通信墙：大规模智算集群需要卡间、机间高速互联，但受封装尺寸与工艺限制，互连带宽难以匹配算力扩张节奏，成为集群规模扩展的核心制约。
过去数十年，行业的主流策略是沿着制程路线持续向下追赶。但这条路径正越走越窄，7纳米以下制程的设计成本已突破5亿美元，而每代工艺带来的性能提升却持续收窄；同时，在供应链不确定性加剧的背景下，其风险也随之不断攀升。
那么，有没有可能换一条路？
从峰值算力到有效算力：
重新定义算力评价标尺
长期以来，人工智能芯片行业习惯用峰值算力衡量芯片性能，但在真实的人工智能工作负载中，峰值算力与实际能用得上的算力，往往存在很大差距。因此，有必要对算力标尺重新评估，明确定义峰值算力与有效算力这两个概念。峰值算力就是芯片数据手册上的理论最大值，代表计算单元满负荷运行时的极限吞吐；而有效算力是真实业务负载下实际能发挥出来的算力，它不仅取决于计算单元本身，更受限于访存带宽、互联延迟、调度效率等一系列系统因素。在典型的大模型推理负载中，大量计算单元实际上处于等待数据的空闲状态，因此峰值算力能转化为有效算力的比例往往并不高。
近存计算便是为解决上述矛盾而诞生的技术方案。其核心逻辑非常朴素：既然数据搬运是最大的损耗来源，那就使存储和计算挨得更近，从物理上缩短数据移动的距离，减少搬运带来的能耗与时延损耗，让更多的峰值算力真正转化为能干活的有效算力。
借助Roofline 模型，能够更清晰地揭示该问题：在低算术强度的解码（Decode）场景，系统性能通常由访存带宽而非计算能力决定，此时提升带宽带来的收益远高于提升峰值算力；在中高算术强度的预填充与训练场景，计算能力才成为主导因素。对于当前需求增长最快的推理场景而言，访存带宽恰恰是最核心的瓶颈（见图2）。
当有效算力取代峰值算力成为评价核心，便会得出一个反常识的结论：工艺节点更先进的芯片未必在真实业务中表现更好；采用成熟工艺的芯片，如果能通过架构创新大幅提升有效算力占比，完全可以在实际表现上追平甚至超越先进制程产品。
我们可以通过一个通俗类比来理解这一现象：传统架构像仓库远在厂区外的工厂，生产线速度很快，但原料运不进来，大部分时间设备在等料；近存计算则是把原料仓直接建在生产线旁，单台设备的绝对转速未必最快，但物料随取随用，整体产出效率反而更高。
这正是“14 nm≈4 nm”引发业界讨论的技术逻辑所在——它不是晶体管密度或器件性能的工艺对标，而是指在典型大模型训推工作负载下，通过架构创新提升有效算力占比与能效比，成熟工艺芯片的系统级实际表现可以达到采用 4 nm或5 nm工艺主流芯片的同等水平。基于上述逻辑，清华大学微电子学研究所与东方算芯团队将软件定义可重构架构与3D近存计算、Chiplet扩展相结合，形成了一条完整的产业化技术路线。
软件定义近存计算的技术路线与关键突破
“软件定义近存计算”这条路线并非凭空出现，其技术脉络可以追溯到20年前。2006年，清华大学微电子学研究所团队启动可重构计算方向的系统性研究，这是软件定义芯片的技术源头。当时的核心判断是：专用芯片效率高但灵活性差，通用处理器灵活但效率低，需要一种既能通过硬件重构获得接近专用电路效率，又能通过软件编程保持通用性的架构。2015年，相关成果获得国家技术发明奖二等奖，整套可重构计算技术体系基本成熟。2019年，随着人工智能大模型兴起，“三堵墙”问题愈发突出，研究团队进一步提出将可重构架构与3D堆叠近存计算、芯粒（Chiplet）扩展相融合的技术构想，形成了完整的技术路线。
这条路线的核心逻辑是在效率与灵活性之间寻找新的平衡点，通过架构、封装、互联3个层面的协同创新，系统破解算力、存储、通信三重瓶颈。
（1）软件定义Tile原生架构：破解算力墙
这是整条技术路线最核心的创新。DF1000采用粗粒度可重构计算阵列（CGRA，一种以算术逻辑单元阵列为基本单元、可在运行时动态配置互连与运算模式的架构）作为基础计算范式，配合统一调度引擎，可在张量计算、向量计算、数据搬运3类通路之间动态重构硬件资源。
如果说传统芯片是固定流水线，软件定义芯片就是可快速切换工装的柔性产线。传统芯片的计算通路是流片时就固化的，面对不同特征的计算任务，总有部分资源处于闲置状态；而软件定义芯片相当于拥有一套“可变形的生产线”，运行大模型推理时可以多配置张量计算通路，运行向量类任务时就调整为以向量计算为主，始终让硬件资源与任务特征高度匹配。这种动态适配能力，正是在不升级制程的前提下，提升有效算力利用率的核心（见图3）。
（2）晶圆级3D混合键合近存计算：破解存储墙
3D堆叠是实现近存计算的物理基础。DF1000采用DRAM-Logic晶圆级混合键合工艺，将存储晶圆与逻辑晶圆面对面垂直键合，把互连线间距从传统封装的数十微米压缩至亚微米级，互连密度提升两个数量级。
与主流HBM方案相比，这种3D DRAM架构可提供约5倍的带宽和5倍的带宽容量比，面密度优势显著。它从物理层面缩短了数据搬运距离，使访存带宽的量级跃升与数据搬运能耗大幅下降，从根源上缓解了存储墙问题。
其工程实现的复杂度远超原理层面的探讨，高密度三维集成带来了信号串扰、热管理、良率衰减等一系列问题。例如：多晶圆堆叠后，热密度显著上升，散热设计难度成倍增加；键合精度、缺陷控制直接决定最终良率。研发团队经过多轮工艺迭代与建模仿真，在键合精度、热设计、良率控制等关键点上取得了突破，最终实现工程化稳定量产（见图4）。
Infinity Chiplet 3.5D+ 扩展结构：破解通信墙
针对卡间与系统级互联的通信墙问题，团队提出了Infinity Chiplet 3.5D+扩展方案。在相同封装尺寸限制下，该结构可以提供更强的算力、更高的访存带宽与更大的互联规模，支撑单芯片向多芯粒系统平滑扩展。
这一设计使得DF1000单芯片Scale-up带宽达到900 GB/s，扩展到64卡超节点时，系统级Scale-up带宽可达57.6 TB/s，Scale-out带宽可达25.6 Tb/s，能够支撑大模型训推一体化的大规模部署需求，有效突破传统封装下的互联瓶颈（见图5）。
（3）CAAP全栈自主软件生态：落地的关键支撑
硬件的潜力最终要靠软件释放。团队自研了CAAP全栈软件体系，覆盖编译器、算子库、分布式通信库、训练框架适配与调优工具链。其中，编译器是整个软件栈的核心——它承担着将上层深度学习模型高效映射到底层可重构硬件的职责。
与图形处理器（GPU）的固定指令集不同，可重构硬件的计算通路本身是动态的，编译器需要在运行时同时完成硬件资源调度与计算任务映射的双重决策，复杂度远高于传统编译工具链。这正是CAAP团队耗时5年多时间反复迭代的核心攻关点。
目前CAAP软件栈已原生兼容PyTorch等主流深度学习框架，DeepSeek、千问、Step、LLaMA等主流开源大模型可实现快速迁移部署，支持训推一体、开箱即用。团队坚持开放兼容的生态路线，不做封闭的私有接口，尽可能降低用户的迁移与使用门槛（见图6）。
产业化实践：从实验室研究走向工程落地
上述技术成果正由上海东方算芯科技有限公司（以下简称“东方算芯”）推进产业化落地，依托清华大学近20年的技术积累，东方算芯的软件定义近存计算路线已实现从实验室原理验证到工程化产品的跨越，并构建起覆盖芯片、加速卡、服务器及集群系统的完整交付能力。
目前，首代芯片已完成流片与功能验证，128卡规模的智算集群实现全功能稳定运行。从芯片设计、晶圆制造、封装测试到系统整机配套等核心环节均依托国产供应链体系，不依赖海外先进制程产线，也不依赖受管制的高端存储器件。这既是技术路线的自然结果，也是产业化推进中始终坚守的战略选择。围绕该技术路线，已形成从芯片到集群的完整产品体系：单芯片BF16算力达520 TFLOPS，加速卡遵循OAM 2.0规范，服务器支持单机8卡配置，超节点实现64卡液冷集成，单节点算力33 PFLOPS，可支撑百卡级以上规模的智算集群部署。
整体来看，这条路线已跨过从0到1的技术验证阶段，进入从1到N的规模化落地前夜。后续仍需在更大规模部署、更丰富场景验证、更完善软件生态等方向持续迭代。
路线的价值与边界
软件定义近存计算技术路线的产业价值体现在以下3个层面。
一是技术价值。它验证了架构创新路线的可行性，打破了“高端算力必须绑定先进制程”的路径依赖，以一套“组合拳”同时破解算力、存储、通信“三堵墙”，为成熟工艺下的算力提升提供了系统解法。这条路线若被产业界广泛验证，将带动更多同行在架构、封装等维度探索差异化方案，进一步拓宽中国算力产业的技术选择空间。
二是安全价值。依托国内成熟制程与封装产能即可实现规模化落地，不依赖受管制的工艺与器件，为政企关键领域的算力基础设施建设提供了一条供应链自主可控的备选路径。
三是生态价值。团队坚持开放兼容的思路，主动适配主流开发生态，不追求封闭的技术壁垒。对国产算力产业而言，只有融入主流生态、降低迁移成本，才能真正走向规模化应用。
与此同时，也应正视现实边界——制程工艺仍然是天花板，3D堆叠也面临良率乘积衰减的客观工程规律。架构创新可以极大释放成熟工艺的潜力，但不可能完全脱离工艺基础。这条路线的定位，不是替代先进制程，而是在当前产业条件下，构建一条更可控、更可持续、更符合中国供应链现状的补充发展路径。
摩尔定律放缓是全球产业共同面临的挑战。后摩尔时代的算力发展，注定不会只有一种答案。翻阅本刊其他专题文章不难发现：从星地融合改写通信格局到三维异构微系统筑牢航天底座，从通用人工智能评测体系的探索到脑科学启发的下一代人工智能研究……这些来自不同领域的探索，共享一个特征——不再沿袭“更先进制程、更大型号”的单向追赶逻辑，而是在各自的方向上寻找契合中国产业实际的结构性创新路径。这并非偶然，而是产业发展到一定阶段的必然。
从清华实验室里的研究方向到量产落地的3D人工智能芯片，清华大学及东方算芯团队走了20年。这只是这条路线的起点，接下来还要经过更多真实场景的打磨、更大规模部署的验证、更长时间市场的检验。但方向已然明确——面向后摩尔时代，用架构创新打开算力增长的新空间，走出一条属于中国的高端算力自主发展之路。
路虽远，行则将至。
