英特尔先进封装，终于崛起！

AI芯片的竞争，正在从前端制程延伸至先进封装。

过去几年，随着英伟达GPU以及云厂商自研AI ASIC芯片的需求快速增长，台积电CoWoS先进封装产能持续处于紧张状态。对于客户而言，即便拿到了足够的晶圆产能，如果无法及时完成HBM与计算芯片的整合，最终仍然无法交付完整的AI加速器。

这也让英特尔（Intel）的EMIB系列先进封装技术迎来了新的市场机会。

CoWoS依然是当前高性能AI芯片的主流封装方案，但在产能、成本以及供应链多元化等因素的共同推动下，越来越多的芯片设计厂商开始评估其他技术路线。其中，英特尔的EMIB-T正逐渐成为CoWoS之外的重要选择。

CoWoS之所以成为AI芯片封装的主流方案，与其能够实现高密度异质集成密切相关。

以CoWoS-S为例，其通过大面积硅中介层，将GPU或其他计算芯片与HBM堆叠连接起来。硅中介层内部具有高密度布线，可以满足计算芯片与HBM之间大带宽、低延迟的数据传输需求。

但随着AI芯片规模不断扩大，需要集成的计算芯粒和HBM数量持续增加，封装面积也随之扩大。特别是对于需要整合更多HBM的下一代AI加速器，传统封装架构面临着成本、尺寸以及产能方面的多重压力。

台积电虽然持续扩大CoWoS产能，但需求增长同样迅速。此前市场消息显示，台积电计划将CoWoS月产能从2026年底约13万片，进一步提升至2028年底的26万片左右。

这意味着，即使台积电持续扩产，短期内也很难完全消除供需之间的缺口。CoWoS产能紧张，已经开始为其他封装厂商和技术路线创造机会。

英特尔EMIB与台积电CoWoS最大的区别，在于两者的互连结构。

CoWoS主要依靠硅中介层实现不同芯片之间的高密度互连，而EMIB采用的是嵌入式硅桥技术。它不需要在整个封装区域铺设大面积硅中介层，而是在需要进行高密度互连的芯片之间，局部嵌入硅桥，再通过有机基板完成其他连接。

这种结构有两个比较明显的优势。

首先是成本。由于不再需要大面积硅中介层，EMIB能够减少昂贵硅材料的使用量，也有助于降低大尺寸封装带来的成本压力。

其次是封装尺寸和机械结构方面的灵活性。大面积硅中介层与有机基板之间存在热膨胀系数差异，封装尺寸越大，翘曲和可靠性问题越值得关注。EMIB只在局部使用硅桥，可以减少大面积硅材料带来的相关挑战。

当然，EMIB并非没有短板。由于其互连主要集中在局部硅桥区域，整体布线能力与大面积硅中介层方案存在差异。对于需要大量计算芯粒与HBM进行高密度互连的产品，如何满足带宽、延迟和信号完整性要求，仍然是需要解决的问题。

这也是英特尔持续推进EMIB-T的重要原因。

EMIB-T可以看作EMIB的进一步升级。其在硅桥中引入硅穿孔（TSV），增加垂直互连能力，同时通过相关供电结构优化，改善封装内部的供电完整性与互连性能。

换句话说，英特尔希望在保留EMIB结构优势的同时，进一步提高其对大型AI芯片的支持能力。

EMIB-T受到关注，背后还有一个重要因素：大型云服务商正在重新考虑AI芯片的封装供应链。

此前有消息称，Google下一代TPU正在考虑采用英特尔EMIB-T，而AWS也在测试EMIB技术。对于这些拥有自研ASIC能力的云厂商而言，封装方案并不一定需要完全沿用GPU市场已经成熟的技术路线。

与英伟达等GPU厂商相比，云厂商自研ASIC可以根据自身产品架构，在计算芯片、HBM配置和封装结构之间进行更深度的协同设计。因此，在满足性能需求的前提下，成本、供应稳定性以及供应链自主性，同样是重要考量。

TrendForce此前指出，Google有望在2027年导入EMIB-T，AWS也正在测试EMIB技术。不过，该机构同时认为，考虑到技术成熟度和良率优势，台积电CoWoS-L到2028年仍将是AI芯片的主流封装方案。

这说明，EMIB-T的崛起并不意味着CoWoS会迅速失去市场，而是先进封装市场正在出现更多选择。

对英特尔而言，这也是一个难得的窗口期。过去，英特尔先进封装更多服务于自身处理器产品，而随着外部客户对EMIB、EMIB-T的兴趣增加，其先进封装业务有机会成为Intel Foundry争取外部客户的重要抓手。

AI芯片的竞争，已经不只是晶圆制造工艺的竞争。当计算芯片、HBM和封装技术逐渐成为一个整体，谁能够提供性能、成本与产能之间更好的平衡，谁就有机会在下一轮AI基础设施建设中获得更多订单。

CoWoS仍然拥有先发优势，但英特尔EMIB-T正在成为一个不可忽视的变量。

点这里👆加关注，锁定更多原创内容

*免责声明：文章内容系作者个人观点，半导体芯闻转载仅为了传达一种不同的观点，不代表半导体芯闻对该观点赞同或支持，如果有任何异议，欢迎联系我们。