汉擎 EDA 底座连载二 | 汉擎定制电路底座，赋能模拟/数模混合芯片全定制设计

一

行业里一直有一种说法：模拟电路设计是一门 “艺术”。这句话听起来优雅，背后却是效率的苦涩。从指标规格定义，到原理图绘制、仿真迭代、版图实现、寄生参数提取、物理验证，全流程高度依赖工程师的经验和大量试错调参。数字芯片可依托综合工具实现规模化自动优化，而模拟设计大多仍停留在单电路、单模块手工调试的模式。

更深层的痛点，来自工具链的碎片化。模拟及定制电路设计覆盖原理图编辑、电路仿真、版图绘制、寄生提取、EMIR 分析、DRC/LVS 物理验证、电磁场仿真等多个环节，不同环节工具往往来自不同厂商，数据格式互不兼容。工程师只能在工具间手动搬运数据，每一次数据格式的转换，都伴随着精度损耗，每一轮跨工具接力，都意味着额外的等待成本。

汉擎定制电路底座要解决的，正是这套流程缝隙中的协同难题。它的定位清晰明确：面向 Analog、RF/MMIC、PIC 等定制电路与版图场景，构建统一数据底座，让 RC、EMIR、EM、DRC、Co-SIM 等上下游工具在同一数据模型下互通协作，告别传统基于文件的接力式流转。

二

汉擎定制电路底座的能力组件，完整覆盖定制设计核心环节：Pcell 模板、模拟电路与版图、化合物电路与版图、RC/EM/IR/DRC、HPDK 与标准 API 等。这些能力并非彼此独立的零散功能模块，而是建立在统一数据模型之上的公共能力层。

这会带来本质的流程变化。举个典型场景：模拟工程师在原理图工具中完成电路搭建、仿真验证后，转入版图设计。在传统流程中，原理图、仿真器、版图工具各自维护私有数据，依靠网表导出导入传递信息，参数在转换过程中极易出现失真、不一致。而依托汉擎定制电路底座，多款工具共享同一份数据模型，数据在底座内部流转，不再需要反复导出文件、做格式 “翻译”。工具之间的边界还在，但底层数据已经打通。

在 2026 年 6 月 EDA² 举办的汉擎底座研讨会上，泛模拟场景已完成标准化落地替代。这意味着定制电路底座顺利走完标准化基建阶段，迈入工具适配、生态共建的深水区。标准化的价值，不只是实现工具之间 “能连上”，更在于保证全链路数据语义同源、定义统一，真正做到跨环节 “连得对、连得准”，从源头规避格式转换引发的数据失真、错位风险，为全链路可信互操作打下坚实基础。

三

底座的价值，最终要看有多少工具真正接进来。目前汉擎定制电路底座已应用到多款工具，覆盖从原理图、版图、仿真到寄生提取、电磁场分析的完整链条，接入方横跨模拟、射频、光电等多个细分方向。这说明：定制电路底座不是为某一款工具或某一个环节设计的，而是成为定制设计领域的公共数据层。

概伦电子NanoDesigner、PCellLab、PQLab等工具已接入汉擎底座。NanoDesigner是全定制存储和模拟/混合信号IC设计环境，也是目前行业内唯一原生适配、完整支撑汉擎PDK标准的模拟设计平台，实现了从制造到设计研发落地的全链路标准化贯通；PcellLab和PQLab分别对应PCell自动化开发和PDK验证。三款工具接入，意味着定制设计中最基础的器件库开发和验证环节也被纳入统一数据层。依托汉擎PDK开放底座，NanoDesigner构建起完整模拟全流程工具链，覆盖原理图设计、智能版图、仿真环境管理、高精度电路仿真、实时物理验证、寄生参数提取等核心环节，配套PCell自动生成、高精度比对验证、智能连线、自动修复、实时DRC校验能力，兼顾精度、超大容量与高效率，已在成熟工艺与先进工艺中完成项目验证。同时，平台全面拥抱智能化、开源化趋势，开放Python底层接口与VS Code开发插件，支持用户自定义设计流程与定制开发，适配AI驱动设计与Agent智能设计体系。基于海量设计数据闭环，平台可实现电路拓扑自动生成、仿真环境智能配置、器件参数自动优化，形成可持续迭代的智能设计飞轮，大幅降低模拟芯片设计门槛。

华大九天：PCM、Aether、AetherMW、RCE、ADA、PLM等工具已接入。其中Aether平台向汉擎底座迁移后，已在实际项目中完成验证，依托PyAether标准化接口，上层应用开发与验证效率显著提升，未来还将在3DIC领域加深合作。PyAether提供超过1.2万个标准化Python API接口，覆盖模拟电路、存储器、射频芯片、平板显示驱动、功率器件、先进封装等多类设计场景；2026年4月，其智能体Aether Coder正式上线，包含智能化API检索与代码生成两大模块。

其他厂商：芯和的IRIS（射频芯片验证）、九同方的eWave（全波电磁仿真）、行芯的GloryEX（寄生参数提取）、飞谱的Rainbow、逍遥科技的PhotoCAD（光电芯片设计）也已接入，进一步补齐射频验证、电磁仿真、寄生提取、光电设计等环节的数据互操作能力。

四

底座类基础设施，有一项常常被忽略的核心指标 —— 性能。统一数据模型的价值毋庸置疑，但倘若 API 调用迟缓、集成引入额外开销，上层工具与终端设计者自然不会选择落地。汉擎定制电路底座已完成 API 性能与集成性能两项专项测试，实测结论清晰可证：

在集成性能上，X86、ARM 双平台均实现显著提升。这代表"底座内流转"相比传统"文件接力"的效率优势不是理论推演，而是在两种主流计算架构上都得到实测验证。对 EDA 工具而言，跨平台性能一致性尤为重要——设计公司的服务器环境多样，底座不能只在某一种架构上表现良好。

在 API 调用性能上，九成业务场景可获得效率增益；剩余一成场景性能持平，保证整体集成表现。对底层底座基础设施而言，该结果证明：统一数据模型并没有牺牲接口调用效率，反而在绝大多数场景下带来正向收益。

两项测试共同说明，汉擎定制电路底座已经跨过 “可用” 门槛，迈入 “好用” 的验证阶段。持续迭代优化之下，底座性能还将持续精进。汉擎定制电路底座追求的不只是数据能够打通，更要让数据高效流转。

五

第一，模拟设计自动化，正从单点优化走向全链路闭环。AI 在模拟芯片领域的应用，已经从参数调优、局部版图生成这类单点能力，向端到端流程自动化演进。近年IEEE 收录的相关研究，已经出现生成式 RFIC 端到端设计框架，实现规格解析、拓扑生成、仿真评估、迭代优化的自动化闭环。这类前沿框架想要走出论文、落地到工程，离不开定制底座提供的数据一致性与跨工具互操作能力。

第二，射频、光电芯片复杂度抬升，倒逼数据协同能力升级。5G 毫米波、车载雷达、硅光芯片等应用持续推高 RF/MMIC、PIC 的设计门槛。芯和 IRIS、九同方 eWave、逍遥 PhotoCAD 等工具的接入，正是响应射频、光电这类细分场景的数据协同需求。射频设计往往需要电路仿真、寄生提取、电磁场仿真多工具联动，底座原生直连的数据流转模式，相比文件传递的优势，会随着设计复杂度提升持续放大。

第三，国产 EDA 从单点工具突破，迈向链式协同，底座是必要前提。现阶段国产模拟 EDA 全流程国产化配套仍有短板，以往跨工具集成大多依靠项目定制适配，两两对接的适配成本呈乘法级增长。底座模式改变了这套逻辑：所有工具统一接入同一公共数据层，对接成本从 “两两相乘” 变成统一适配的加法模式。当前多款工具接入只是生态起点，随着更多工具持续加入，定制电路底座稳定、合理的迭代演进，将支撑一个长期可持续的国产 EDA 生态。

模拟、射频、光电这类定制芯片，是高端芯片体系里难啃的硬骨头，也是国产芯片自主体系里不可或缺的一环。过去国产 EDA 的突破，更多集中在单点工具的补齐；汉擎定制电路底座跳出 “做一款更好的工具” 的思路，转向建设支撑全链路协同的底层数据基础设施。

它不直接画出版图、跑通仿真，但打通 EDA 工具之间的数据壁垒，为自动化脚本、AI 设计智能体提供可信、统一的操作土壤。单点工具决定我们能做什么，而底座决定整套设计体系能不能高效联动、持续生长。

随着更多 EDA 厂商、芯片设计企业陆续接入，这套公共底座，有望成为国产定制芯片设计生态的黏合剂，推动模拟、射频、硅光设计从零散的工具拼凑，走向真正协同、可自动化演进的完整设计链，为下一代复杂定制芯片的研发筑牢底层根基。

🔥下期预告

下一篇我们将聚焦数字前端底座，介绍Verilog解析这一基础能力，从源头完成前端数据的规范化，让工具间的数据交换直接在底座内完成，欢迎持续关注本系列技术文章！