【光电共封CPO】NVIDIA CPO Switch市场趋势与AI基础设施发展分析

【内容目录】

1.AI驱动下的数据中心架构演进

2.CPO：突破带宽与功耗的核心技术

3.行业格局与Nvidia的布局

4.结语

【湾芯展推荐】本文涉及的相关厂商

Nvidia、Broadcom、Lightmatter、Ayar Labs、Skywater、SMIC、Mellanox

AIGC复刻英伟达CEO黄仁勋手持芯片图(图源：AIGC）

随着OpenAI在北京时间8月8日发布的ChatGPT-5模型的话题火热，有关人工智能大模型竞赛再一次成为业界热议的焦点。虽然很多人体验后给出“简洁高效但不够惊艳”的评价，但是这并不妨碍算力硬件厂商赚的盆满钵满。大模型的每一次迭代升级都是数据中心算力的一大挑战，散热、效率、成本正在深刻影响着数据中心的架构变革，在此背景下，CPO（Co-Packaged Optics，共封装光学）技术作为下一代高速互联解决方案的核心，正受到广泛关注。

根据日本头部券商-野村证券发布的《Global AI Trend Tracker》报告，CPO市场将在2026年开始迎来爆发式增长，NVIDIA作为AI算力硬件的领导者，其在Switch和互联技术上的角色将至关重要，本文将详细解读并系统梳理下CPO的技术背景，市场格局以及“头部玩家”英伟达的的行业布局。

AI驱动下的数据中心架构演进

细数人工智能发展阶段，从理解语义和图像识别演进到如今的生成式AI和逻辑推理任务，其对计算能力和内部数据互联效率提出前所未有的要求。以Meta部署的拥有24000块H100 GPU算力集群为例，其资本支出(Capex)显示：算力部分(compute)占据高达68.2%的占比，数据互连（Interconnection）占23.9%，存储占3.9%，其他IT设备占3.3%，电力仅占0.7%。并且根据其最新研究表明，传统铜缆和光模块链接的互联方式目前勘用，但是下一代超大规模GPU集群对于高速、低延迟和低功耗的需求难以满足，互联已成为仅次于算力的核心成本组成部分。

Meta 24k H100 GPU数据中心资本支出（图源：野村证券）

在该算力集群中，InfiniBand（IB）交换机及相关组件（如IB Switch、Transceiver、HCA等）构成了互连系统的主体，总成本超过1.8亿美元，主要使用Nvidia Quantum-2 QM9700交换机，单机拥有64个逻辑端口,单端口提供400Gb/s带宽，在1U标准设计下可提供高达51.2Tb/s的带宽。Meta为了实现更高效的数据传输采用768 leaf+768 spine+384 superspine的叶脊网络架构，加强互联的无阻塞性和高网络弹性。相比之下，2x200G的以太网交换机则投入较少，在AI模型训练时，高带宽低延迟的InfiniBand互联协议要比外部数据交换重要的多。

算力数据中心的光学传输器件演变(图源：IDTechEx）

根据IDTechEx发布的算力数据中心的光学传输器件演变不难看出，可拔插光模块多是100G-400Gb/s带宽，800G-1.6Tb/s带宽则是LPO和板载光模块(主要是进一步缩短距离)，经过从2014年到2025年的发展，互联传输需求还将进一步提高，3.2Tb/s及以上将会采用CPO进一步缩短光引擎和ASIC的距离。更高带宽、更低功耗和更紧凑封装的互连技术的需求日益迫切，正是CPO技术应运而生的背景。

CPO：突破带宽与功耗的核心技术

CPO技术的核心是将光引擎直接与交换机的ASIC芯片共同封装在一个基板或者一个硅中介层上，从而大幅缩短电信号的传输路径，以降低功耗和延迟，同时大幅提升带宽密度。相较于传统铜缆链接和可拔插光模块(QSFP、OSFP),CPO能够支持更高的单端口传输速率例如3.2T-6.4Tb/s，并且解决铜缆数据传输带来的电力损耗问题。

在CPO技术中，光子器件与电子器件的集成可通过多种方式实现，目前业内最先进的技术路径仍在实验室研发阶段，即三维单片集成(3D Monolithic Integration)。该技术将光学元件嵌入现有的电子工艺制程中，仅需对原有制程进行最小程度的修改，实现有源光器件与驱动电路在同一个芯片内的共集成。这种方式显著降低了寄生效应，并通过凸块（bumps）简化了封装流程。但是单片集成需要采用业内成熟的CMOS工艺，目前根据厂商透露出的进展，光学性能受限且能效较低，尽管如此，三维单片集成还是具备单封装体最简化和阻抗匹配最完美的封装优势，而这也是业界看好其发展的最直接原因。

数据中心共封光器件：机遇与挑战(图源：野村证券）

2.5D集成是一种巧妙的折中方案，将EIC与PIC通过倒装焊（Flip-chip）方式共同集成于带有TSV的无源硅中介层（Interposer）上，不仅技术路线十分成熟，而且该方法在控制寄生效应和实现高密度互连方面表现良好，且性能接近3D集成。但是2.5D集成需要硅中介层的布线连接，无疑增加了设计和制造的难度，封装过程中的平面翘曲，对位的精度都是不小的考验。综合成本、制造周期和性能、功耗的考量，2.5D方案找到了其"甜品点"(制造业术语：指达到某一经济成本和产品性能的平衡点)，因而成为当前产业化过渡阶段的主流选择。

而三维混合集成(3D Hybrid Integration)则提供了比2.5D更进一步的技术方案。它通过先进的半导体封装技术——如硅通孔（TSV）、高密度扇出（Fan-out）、铜-铜混合键合（Cu-Cu Hybrid Bonding）以及有源光互连层（Active Optical Interposer）——将电子集成电路（EIC）直接堆叠在光子集成电路（PIC）之上。这种结构大幅降低了信号传输过程中的寄生参数，同时借助先进封装实现更高的互连密度和性能提升。随着结构的超紧密互联，热管理将是该类封装的最大挑战，尤其是EIC在满载负荷时所产生的热量将直接影响PIC的性能与稳定性。

行业格局与Nvidia的布局

目前业界CPO技术主要聚焦于台积电、博通和英伟达等头部厂商，根据台积电COUPE（紧凑型通用光引擎，Compact Universal Photonic Engine）技术路线所述，其光电集成方案将分两步实现：

￮ 2026年实现CPO与Switch的集成

￮后续逐步实现CPO与XPU/OIO的集成

根据台湾省媒体透露信息，台积电近期与博通合作共同开发了一款微环调制器（Micro Ring Modulator, MRM），该项技术是CPO集成至高性能计算（HPC）或AI专用集成电路（ASIC）芯片的核心技术。台积电预计将于2025年开始向客户送样CPO模块，1.6T产品有望于2025年下半年进入量产阶段，并在2026年逐步扩大出货规模。

与此同时博通也积极投入共封装光学（CPO）技术的研发，其最新一代Tomahawk 5 “Bailly”是在Tomahawk 4 “Humboldt”进一步升级，拥有51.2T以太网交换机CPO解决方案，性能级别与Marvell推出的Teralynx 10（51.2T、64端口、800GbE）产品相当，该产品将八颗基于硅光技术的6.4 Tbps光引擎，与博通旗舰级StrataXGS Tomahawk 5交换芯片集成于同一封装内，实现完整的CPO架构。

英伟达作为GPU行业的领导者，也在积极构建完整的AI计算生态，其在互联技术的巨额投入确实换来了业内霸主地位，NVLink技术构建了强大的片内和板级互联，业内主流的Blackwell架构可提供高达14倍于PCIe Gen 5的吞吐量，比Hopper架构推理吞吐量提升25倍，成本降低20倍，完美契合大模型的长思考”推理任务（long-thinking reasoning AI）。

英伟达CPO产品(图源：野村证券)

英伟达收购Mellanox，补全了InfiniBand和高速以太网技术，NVSwitch Baseboard与Mellanox的IB交换机和HCA卡协同工作，构成了高性能计算集群核心，这种垂直的技术整合能力也是英伟达领先竞争对手的一大优势。并且根据行业内新闻报道信息，英伟达与台积电联合开发新一代CPO，将集成上述提及的MRM，实现光电芯片共封装。

英伟达Quantum 3400x800CPO(图源：Semi Vision)

在CPO行业格局中，英伟达有别于台积电、博通等技术先驱，其更多的身份是“系统架构定义者”，其给出行业内系统级互联需求和规格，推动台积电、Ayar Labs、博通等合作伙伴联合开发关键技术，并且将新技术融入自家产品不断迭代改进升级。

深芯盟的业内分析师恰到好处的比喻：英伟达更像一个餐厅的菜单设计师和美食品鉴家，一边设计最符合顾客胃口的菜肴，一边不断尝鲜厨师的新品并提供意见加以改进，最终呈现给顾客最完美的佳肴。

结语

AI的蓬勃发展正在重塑数据中心的格局，互连技术的重要性日益凸显。尤其是后大模型时代，Meta计划投入720亿美元用于AI基础设施建设，美国政府的5000亿美元 Stargate计划的不断加码，使得业内一直看好未来CPO的市场前景。英伟达凭借其在行业的领头地位和全面布局，势必会迎来发展的新阶段，而互联行业格局也将因CPO技术重新改写。