芯片项目组创始团队招募！◀点击查看！

三星电子的半导体业务正随着来自美国大型科技公司的接连代工订单而出现复苏迹象，市场目前关注的是这种势头是否会延续到其旗舰内存芯片业务。

业内人士表示，三星内存业务复苏的第一个转折点将是其为英伟达人工智能（AI）加速器供应高带宽内存3E（HBM3E）芯片的时间表，其次是其在即将到来的HBM4竞赛中取得领先于竞争对手的能力。

三星最初计划在今年第三季度通过英伟达对其 12 英寸 HBM3E 显卡的认证，并在三个月内开始量产。然而，多位分析师认为该计划可能会延期。

摩根士丹利在最近的一份报告中表示，三星预计将在8月底完成12英寸HBM3E的认证，并在第四季度开始为英伟达量产。瑞银集团也预测，三星很可能在第四季度通过认证，并开始出货。

高盛在最近的一份报告中表示：“该公司还提到，预计今年下半年其 HBM3E 销售组合将达到 90% 的高水平，我们认为这意味着其将向主要客户全面出货 HBM3E 12-high。”

这些观点引发了人们的预期，即三星的 12 英寸 HBM3E 供应量可能有限，因为该芯片在市场上已经进入成熟阶段，而 SK 海力士和美光等竞争对手已经确保了大部分可用需求。

在此背景下，即使成本价格下降，三星似乎仍在增加供应。在7月31日的财报电话会议上，该公司表示，计划下半年HBM3E的销量较上半年“大幅提升”，并补充称，“供应增长可能会超过需求增长，预计会暂时影响市场价格。”

SK证券分析师韩东熙表示，市场“已经将竞争对手（三星）的进入视为理所当然”，并补充说，目前在HBM3E市场占据主导地位的SK海力士将很难进一步增加其份额。

三星的下一个可能的转折点将是HBM4的供应，因为该芯片预计将在2026年成为Nvidia下一代AI处理器Rubin的主流。

三星在财报电话会议上表示，它已经“完成了 HBM4 产品的开发和向 1c DRAM（动态随机存取存储器）工艺的过渡，并向主要客户发送了样品”。

业内人士推测，该公司上个月已向英伟达交付了 12 英寸 HBM4 样品，工程样品计划于本月晚些时候发布，客户样品则计划于 11 月发布。预计主要客户的最终产品认证将于明年 2 月完成。

由于 SK 海力士于 3 月份完成样品出货，并于近期与 Nvidia 达成初步批量协议，三星的进展速度有所放缓，但该公司相信自己能够赶上 1c 工艺。

尽管竞争对手已经采用了 1b DRAM 工艺，但三星正在使用更先进、更精细的 1c 工艺开发其 HBM4 芯片。1c 工艺是指 10 纳米级的第六代制造工艺，分为六个阶段——1x、1y、1z、1a、1b 和 1c。这一进展反映了更精细的节点尺寸。

大信证券分析师 Ryu Hyung-keun 表示：“通过采用先进的工艺技术，三星有望有机会解决长期以来对速度和热量规格的担忧，这一变化可能会增加其 HBM 业务成功的机会。”

然而，人们对 1c 工艺的担忧仍然存在，因为过渡到更先进的技术需要成本。

为了确保2026年HBM4的及时供应，三星正在投资1c DRAM设施，并在其位于京畿道平泽和华城市的生产线上进行迁移工作。

SK证券的韩某表示：“三星正致力于通过采用最新的工艺技术来提高性能和可靠性，但1c工艺中冗余度（针对设计缺陷的预防措施）的扩大以及投资的增加，很可能使三星不可避免地面临成本增加的情况。”

在全球存储芯片行业最新战场——10纳米级第六代DRAM领域（1c、11-12纳米级）争夺战中，三星电子与SK海力士采取了截然不同的策略。

为了从上一代产品的挫折中恢复过来，三星迅速采取行动，投资新的生产设施，而 SK 海力士则推迟大规模支出，直到在与包括 Nvidia 在内的主要客户谈判中确认明年的供应承诺，确保盈利能力。

预计三星将比SK海力士提前三到四个月开始量产1c DRAM。分析师表示，如果三星成功向英伟达供应采用新工艺生产的DRAM的第四代高带宽内存（HBM4），它有望重夺约30年来首次失去的市场领先地位。

每一代 DRAM 都采用更先进的制程技术，通过缩小电路线宽来减小芯片尺寸并提高密度，从而提升性能和能效。三星、SK 海力士和美国美光科技公司目前正在 10 纳米级第四代（1a、14 纳米级）和第五代（1b、11-12 纳米级）DRAM 市场展开竞争。业内观察人士预计，1c DRAM 的竞争将从明年开始升温。

据业内人士8月11日透露，三星已于第一季度开始陆续订购1c DRAM生产设备。该公司自今年上半年以来一直在采购DRAM制造工具，预计将于年底完成生产线建设，并全面投入量产。SK海力士计划最早于第三季度开始订购设备，并计划于明年实现量产。

三星一直试图在1c DRAM产量上超越SK海力士，以弥补其1a和1b产品线的失误。近年来，该公司一直致力于解决DRAM质量问题，这些问题严重到需要重新设计已量产的芯片。这些问题也影响了其HBM产量，导致HBM市场出现亏损，并让三星失去了近30年来一直保持的DRAM市场领先地位。

市场追踪机构 Omdia 报告称，2025 年第一季度，SK 海力士占据了 DRAM 市场 36.9% 的份额，超过三星（份额为 38.6%），位居第二。

三星计划在其 HBM4 产品中使用 1c DRAM，而 SK 海力士则计划在同一类别中采用上一代 1b DRAM。由于三星在 HBM 领域落后于 SK 海力士，因此它寄希望于 DRAM 的代际飞跃来确保性能优势。第二季度，三星向其最大的 HBM 客户英伟达交付了 HBM4 样品，目前正在进行质量测试。SK 海力士已于第一季度向英伟达交付了 HBM4 样品，并正在就明年的供应量进行磋商。

SK海力士计划在今年下半年大规模订购1c DRAM设备。尽管其1c DRAM技术被认为已准备好立即量产，但该公司仍采取谨慎的策略，专注于为英伟达和其他主要客户生产基于1b DRAM的第五代HBM（HBM3E）。SK海力士计划在第三季度敲定明年的供应协议，并在盈利能力得到保证后继续投资。

SK海力士正积极将EUV（极紫外）工艺应用于下一代DRAM的开发。该公司将于今年下半年开始对1c（第六代10纳米级）DRAM进行过渡性投资，并决定将EUV层的数量从上一代产品增加两层，达到至少五层。此外，该公司还在持续开发用于下一代EUV技术的材料。

据业内人士11日透露，SK海力士计划在其1c DRAM中总共应用5层或更多的EUV层。

EUV 的波长为 13.5 纳米，是传统半导体曝光工艺材料 ArF（氟化氩）的十三分之一，使其成为实现超精细工艺的理想光源。然而，由于技术难度高、设备成本高，目前 EUV 仅适用于需要超精细电路的特定层。对于其余层，则使用现有的传统工艺，例如深紫外 (DUV)。

SK Hynix 最初将 EUV 应用于其 1a（第四代 10nm 级）DRAM 的一层。后来，其 1b DRAM 扩展到四层。

此外，1c DRAM 将把 EUV 层数增加到五层或更多。1c DRAM 是尚未实现全面商业化的下一代 DRAM。去年，SK 海力士 基于 1c 工艺开发了全球首款 16Gb（千兆位）DDR5 DRAM。该公司计划在今年下半年开始将投资转向 1c DRAM。

SK海力士TL朴义尚当天在水原会展中心举办的“下一代光刻+图案化学术会议”上表示，“我们将在1c DRAM上应用5层以上的EUV，并将1d、0a等所有下一代产品都使用EUV。”他解释道，“为此，SK海力士正致力于开发提高EUV工艺生产率的方法。”

SK海力士也在积极应对即将推出的高数值孔径 (High-NA) EUV 技术。NA 是衡量镜头像差的指标，更高的数值孔径可提高分辨率。传统的 EUV 系统镜头像差为 0.33，而高数值孔径 EUV 系统的数值孔径更高，可达 0.55。SK海力士计划最早于明年推出高数值孔径 EUV 设备。

尤其是用于高数值孔径EUV光刻的掩模版的开发预计将成为一项重大挑战。掩模版是用于将半导体电路雕刻到晶圆上的材料。

EUV 光几乎可以被所有材料吸收，它采用通过镜子将光反射到晶圆上的方法。然而，在高 NA 下，光的扩散角度会更大，从而产生入射角和反射角重叠的问题。

因此，业界开发了“变形”技术，该技术将垂直方向的光线减少到水平方向的两倍，从而防止光线重叠。此前，从掩模投射到晶圆上的光线在水平和垂直方向上都减少了四倍，而变形技术则将水平方向的光线减少了四倍，垂直方向的光线减少了八倍。由于投射到晶圆上的面积减小，因此需要两个掩模。

然而，当使用两层掩模版时，掩模版相互接触的区域会重叠。SK海力士将此区域称为“缝合”区域。

Park TL表示，“由于控制缝合区域相当困难，我们还没有开发出用于High-NA EUV的掩模版”，“我们正在继续尝试弄清楚它应该由什么材料制成”。