掩模版国产化是半导体自主可控的关键一步

掩模版是重要半导体原材料，技术壁垒高

掩模版（又称光罩、光掩模版）是半导体生产制造过程中不可或缺的材料。其基本的工作原理是将设计好的电路图形通过光刻刻蚀等工艺绘制在掩模版上，随后将掩模版承载的电路图形通过曝光的方式转移到硅晶圆等基体材料上，从而实现集成电路的批量化生产。

掩模版外观示意图

掩模版国产化是半导体自主可控的关键一步图1

资料来源：福尼克斯官网，思瀚，民生证券研究院

掩模版产业链上游主要包括各类原材料供应商，中游为掩模版制造商，下游主要包括半导体生产制造、平板显示、触控、电路板等应用领域。其中上游原材料主要包括掩模基本和光学膜，而在掩模版上绘制电路图形的过程中也需要用到光刻胶、清洗剂等化学试剂。下游应用领域则以 IC 制造和平板显示为主。

掩模版产业链示意图

掩模版国产化是半导体自主可控的关键一步图2

资料来源：路维光电公告，民生证券研究院

半导体掩模版是技术要求最高的掩模版品类。按照下游应用领域来划分，掩模版主要包括半导体掩模版、平板显示掩模版、PCB 掩模版。其中半导体掩模版技术壁垒最高，产品质量要求最为严格。半导体掩模版最小线宽达到 0.5μm，CD 精度和 CD 精度均值偏差均为 0.02μm，显著低于平板显示掩模版和 PCB 掩模版。套刻层数也高于平板显示掩模版。

半导体制造是最大的掩模版应用市场。从掩模版下游应用领域结构来看，IC 的制造生产占据主要份额，高达 60%。其次是包括 LCD 和 OLED 在内的平板显示制造领域，合计占比 28%。PCB 占比 1%，其他领域占比 11%。国产掩模版供应商主要集中于平板显示领域和传统成熟制程半导体领域，而高端半导体掩模版主要被美国和日韩厂商垄断。由此可见，半导体掩模版的突破，对于国产半导体产业链而言具备重要战略意义。

掩模版生产流程主要包括激光光刻、显影、蚀刻、脱模、清洗等环节，同时前置流程还包括 CAM 图档处理、光阻涂布。其中 CAM 图档处理是将产品图档转化成为光刻机能够正常识别的格式；同时对产品原始图形/图档进行一定程度的设计、排布、特殊补正（如 DCM、OPC）等。光阻涂布是在已经沉积了铬膜的基板上，涂布一定厚度和均匀性的光阻，通过烘烤的方式使光阻固化，使得基板能够在特定波长的光束下发生光化学反应，后续通过显影、蚀刻等化学制程得到与设计图形一致的铬膜图形。

掩模版大部分由 FAB 自供，第三方市场主要被美日厂商垄断。从掩模版市场主要参与者来看，大部分市场由晶圆厂自有的掩模版生产商提供，且大部分并不对外出售，整体占比达到 65%。而在剩下的第三方掩模版市场中，Toppan（日本）、福尼克斯（美国）、DNP（日本）为主要参与者，市场占比分别为 11%、10%、8%。中国台湾的台湾光罩和日本的 HOYA 分别占比 2%和 2%，其他厂商占比 2%。

半导体掩模版是核心材料之一，市场空间广阔

AI 算力和 HBM 带动全球半导体材料市场规模强劲复苏。半导体材料市场经历 2023 年的回落之后，近两年处于快速复苏阶段。得益于高性能计算和高带宽存储器制造对先进材料需求的不断增长，据 WICA 预计，半导体材料市场规模有望在 2025 年达到 760 亿美元，同比增长 8.42%，2021-2025 年复合增速价或将达到 2.7%。

中国大陆是全球第二大半导体材料市场，关键品种自主可控意义重大。而从地区分布来看，根据 SEMI 数据，2024 年中国台湾、中国大陆、韩国是三大主要市场，分别占比 29.78%、19.95%、15.49%，合计占比约 65%。其他主要地区中，日本、北美、欧洲分别占比 9.67%、8.21%、6.47%。中国大陆半导体材料市场约占全球总体规模的 20%，排名全球第二，包括掩模版在内的关键半导体材料国产化突破，对半导体产业链自主可控具有重大战略意义。

掩模版是半导体材料核心细分品类之一。从市场规模来看，掩模版是核心半导体材料之一，份额占比较高。根据 SEMI 的数据，2021 年全球半导体材料市场以硅片为主，占比约为 35%；其次是电子特气，占比 13%；而掩模版占比 12%，仅次于硅片和电子特气。

根据 SEMI 统计的数据，全球半导体掩模版市场规模在 2023 年出现回调，同比下降 1%到 54.35 美元。随后半导体掩模版市场在 2024-2025 年开始复苏，有望在 2025 年达到 60.79 亿美元，同比增长 7%。

根据 SEMI 数据、CEMIA 数据，中国大陆半导体掩模版市场规模快速增长，从 2017 年的 9.12 亿美元增至2022 年的 15.56 亿美元，2017-2022 年复合增速达到 11.3%。2023 年达到 17.78 亿美元，同比增速 14.27%。未来随着中国大陆在先进制程领域不断突破，掩模版市场规模有望水涨船高，打开市场空间。

制程提升离不开掩模版的同步升级

晶体管结构趋于复杂，带来掩模版用量提升。半导体器件和结构是通过一层一层累计叠加形成的，芯片设计版图通常由十几层到数十层图案组成，芯片制造最关键的工序是将每层掩模版上的图案通过多次光刻工艺精准地转移到晶圆上。因此随着制程提升，晶体管结构越来越复杂，所需要用到的掩模板及空白掩模版整体上也呈现数量增加、精度提升的趋势。

随着制程提升，掩模版套刻层数整体呈现提高趋势。根据 IC Knowledge 数据，台积电 130nm 制程节点所需掩膜版层数约为 30 层，而 28nm 制程节点所需掩膜版层数则增加到约 50 层，14nm/10nm 所需层数则达到 60 层，整体上呈现数量逐渐增加的趋势。制程越高，通常晶体管结构就越复杂，导致完成设计版图所需的掩模版数量也越来越多，从而带来空白掩模版用量的提升。

高端掩模版技术复杂度高，壁垒显著提升。先进制程对半导体掩模版的技术参数提出越来越高的要求。以 OPC 为例，随着半导体制程从微米级别缩小至 2nm甚至更小的线宽线距，光刻过程中的散射现象也越来越严重，从而导致投射的光学图像明显变形，因此需要引入 OPC 光学邻近效应修正技术、PSM 相移掩模版技术、电子束光刻技术为代表的一系列图形分辨率增强技术，从而导致掩模版需要进行多次检测，延长生产时间，进而导致成本提高。

高端掩模版需要更加昂贵的光刻设备、更长的检测时间。以 A、B、C 三类不同掩模版作为对比，其中 A 掩模版没有使用 OPC 技术，只需基础的光刻设备和检测设备，吞吐量相对较高，因此成本最低，每片价格仅为 1-5 千美元。而 B 掩模版需要用到 OPC 技术，仍然使用基础光刻设备，但是需要进行多次检测，使得单位出品的价格相应上升。

C 掩模版采用 VSEB 向量扫描电子束光刻设备，光刻设备成本大幅度提升，同时由于 MBOPC 技术和相位移掩模版技术的应用，每个掩模的总检测时间增速超过每个掩模的光刻时间，因此需要增加新的光刻设备才能够达到生产效率的上限，因此 C 类掩模版成本高达 2-12 万美元。

先进制程工艺所需掩模版成本或将大幅提升。随着制程提高，芯片设计制造对精密度要求显著提升。以 16/14nm 和 7nm 芯片作为对比来看，16/14nm SoC所需掩模版成本约为 500 万美元，占整体成本比例约为 1.5%；而 7nm SoC 所需掩模版成本就增加两倍至 1500 万美元，占整体成本的比例也上升到 2.5%。

更多行业研究分析请参考思瀚产业研究院官网，同时思瀚产业研究院亦提供行研报告、可研报告（立项审批备案、银行贷款、投资决策、集团上会）、产业规划、园区规划、商业计划书（股权融资、招商合资、内部决策）、专项调研、建筑设计、境外投资报告等相关咨询服务方案。