DNP目标在2030财年将纳米压印相关业务销售额提升至40亿日元。
大日本印刷株式会社（DNP）今日宣布，成功研发出一款电路线宽为10nm的纳米压印光刻（NIL）模板。该新型模板可实现相当于1.4纳米制程的逻辑半导体图形化，满足智能手机、数据中心、NAND闪存等设备中尖端逻辑半导体的微型化需求。
近年来，随着设备向更高性能发展，市场对尖端半导体的微型化提出了更高要求，推动了基于极紫外（EUV）光刻的生产技术进步。然而，极紫外光刻在生产线建设和曝光过程中需要巨额资本投入、大量能源消耗及高昂运营成本，因此在降低制造成本与减轻环境负担之间寻求平衡已成为迫切需求。
自2003年起，DNP便开始研发纳米压印光刻模板，该模板可直接将电路图形压印到基板材料上，帮助制造商降低曝光过程中的能源消耗。此后二十年间，DNP一直在深耕高精度图形化技术。
此次DNP推出了具备10nm线宽图形的纳米压印光刻模板。该模板可替代部分极紫外光刻制程，为没有极紫外光刻生产工艺的客户提供尖端逻辑半导体制造方案。通过供应这款新型模板，DNP将拓展客户在半导体制造工艺上的选择空间，助力客户同时降低制造成本与环境负担。
借助自对准双重成像技术（SADP），DNP 成功实现了纳米压印光刻模板的进一步微型化。该技术通过对光刻设备形成的图形进行薄膜沉积和蚀刻，使图形密度翻倍。
除了运用DNP多年积累的光掩模制造技术与经验外，本次研发还融合了晶圆制造工艺技术，最终打造出电路线宽为 10nm的新型纳米压印光刻模板。
新型纳米压印光刻模板满足了先进逻辑半导体对更精细电路线宽的需求，而这类半导体的市场规模预计将在未来持续扩大。同时该技术还降低了尖端半导体制造中曝光过程的能源消耗。依托基于纳米压印光刻的超细半导体节能加工技术，如今已可将能源消耗降至当前主流曝光制程的约十分之一。
目前DNP正与半导体制造商客户开展更深入的沟通，并已启动纳米压印光刻模板的评估工作，计划于 2027 年实现量产。DNP 将持续推进纳米压印光刻模板的技术升级并提升产能，以满足不断增长的市场需求，目标在 2030 财年将纳米压印相关业务销售额提升至 40 亿日元。
据悉，这款10nm纳米压印光刻新型模板将于2025年12月17日至19日在东京国际展览中心举办的SEMICON Japan 2025上展出。
