QDPAK封装目前包含600V，650V，750V，1200V电压等级的SiC MOSFET产品和部分电压的IGBT产品。如下表为QDPAK 1200V SiC MOSFET单管产品列表：
QDPAK目前已成功注册为JEDEC标准，封装尺寸为15mm*21mm,高度2.3mm，如下图：
QDPAK封装底部正公差间隔：
如下图：塑封本体与封装引脚边沿之间存在最大0.15mm间隔，这样带来的好处是：
-
首先，钢网印刷锡膏后，引脚会先接触锡膏，保证焊接的可靠性，用户只需要把器件放置于PCB上即可进行回流焊。
-
其次，这个间隔可以允许少量异物存在本体下方而不需要对PCB做特别的清洁。
-
最后，由于引脚先接触PCB，引脚可以充当弹簧的特性，能缓解一部分塑封本体受力引起的形变。
QDPAK封装的爬电距离
如下图，器件本体D极到S极的爬电距离大于4.8mm，如下图虚线部分。另外，器件本体使用塑封材料属于Ⅰ类材料组，CTI≥600，根据IEC60664标准，如下表，污染等级为2的类别下，800-1000Vrms工作电压对应最小爬电距离为4-5mm，考虑一定裕量和封装尺寸的误差，本封装可以满足在950Vrms的场合下实现基本绝缘的最小爬电距离（working voltage定义请参考IEC相关标准）。
QDPAK封装的可靠性
为了验证封装的可靠性，英飞凌同时开展了两项不同的研究实验。第一组测试板在标准FR4电路板上焊接器件；第二组测试板在标准FR4电路板上焊接器件后，还另外对每个器件顶部垂直施加100N的压力。随后对两组样本进行板载温度循环(TCoB)测试，以探究外部作用力对封装结构TCoB鲁棒性的影响。
如下图一，展示了两组样本的焊点状态。可以清晰观察到：额外施加的作用力并未改变焊点连接状态，应力未被直接传导。封装引脚发挥弹簧效应吸收了作用力，其形变主要发生在封装肩部区域，如下图二。后续器件检测表明，经历温度循环后，受外力作用的第二组样品的焊点比无外力作用的第一组的焊点承受更大应力。但两组样本在2000次以上TCoB循环中均未出现失效，这证明无论器件有无承受外力，都具有极高的可靠性和机械稳定性，这种卓越的TCoB可靠性可归因于封装的弹簧特性。
综上所述，英飞凌QDPAK封装通过顶部散热的高可靠性，正在成为电动汽车和高功率密度电源系统的理想选择。其优势已在CoolSiC™系列中验证，未来随着JEDEC标准的普及，将进一步推动高效、紧凑的电源系统发展。
