由于SK海力士3月份发送的第六代高带宽存储器（HBM4）样品被确认为早期版本，由于代次变更，预计质量测试时间将比HBM3E更长。
据半导体行业7月14日报道，SK海力士今年年初向主要客户提供的HBM4样品是经过多个阶段验证的早期版本。这与上一代HBM3E略有不同，后者是以接近完整样品的形式发送的。
SK海力士此前于2023年8月向客户发送了HBM3E样品，并于2024年3月开始量产。从样品供应到量产耗时7个月。HBM3E的具体通过质量测试时间尚未确定，但考虑到HBM4是需要修改的早期版本，预计测试时间将超过7个月。
随着代际更迭，技术难度的增加也被指出是延长质量测试周期的一个因素。HBM4 的输入/输出 (IO) 端子数量为 2,048，是 HBM3E 的两倍。此外，逻辑芯片（基础芯片）首次在代工厂生产。
HBM 是通过垂直堆叠多个 DRAM 并通过输入/输出端子连接各层而制成的。逻辑芯片是 HBM 最底层的芯片，负责整个 HBM 的数据输入/输出和控制功能。SK 海力士计划采用台积电的先进工艺生产逻辑芯片，以提高数据处理速度和功率效率。
一位半导体业内人士表示：“这将花费大量时间，因为我们必须从初始阶段开始进行贴片和测试。” “对于海力士来说，这也不会轻松，因为有很多变化，例如 IO 数量翻倍。”
SK海力士的一位相关人士解释说：“我们不像HBM3E那样，已经完成开发并发送样品了。” “由于现在世代更迭，我们已经发送了HBM4的早期样品。”
与此同时，三星电子正全力投入HBM4样品的生产，美光公司上个月也提供了样品。
三星电子计划将1c DRAM（10纳米级第六代DRAM）应用于HBM4，并于6月底获得了1c DRAM PRA（生产准备批准）。PRA意味着在生产过程中符合内部标准的产品已获准量产。然而，HBM4的1c DRAM仍在开发中，据报道良率波动较大。SK海力士正在使用1b DRAM（10纳米级第五代DRAM）开发HBM4。
美光表示：“此次样品发货将进一步巩固我们在人工智能应用内存性能、功耗和效率方面的领先地位。”美光在SK海力士之后仅三个月就提供了HBM4样品。
随着HBM在整个内存市场地位的提升，三家内存公司之间的竞争也愈发激烈。
存储芯片价格跟踪报告、HBM2E/3E、AI芯片等购买咨询：
