图：英特尔与台积电先进封装竞争升温。来源：DIGITIMES
先进封装成为AI芯片新主战场
随着晶体管密度提升速度放缓，AI加速器性能竞争正在从单纯先进制程，进一步转向先进封装、存储器互连、散热和光互连等系统级能力。IEEE Electronic Components and Technology Conference（ECTC）近期披露的多项技术进展显示，英特尔、台积电、Marvell、微软和Lightmatter等厂商正围绕更大封装尺寸、更高HBM带宽、更强供电能力以及片上光连接展开布局。
这场竞争的核心不再只是“谁的晶圆制程更先进”，而是谁能在单一封装内整合更多计算芯片、更多HBM堆叠，并在功耗、良率、散热和供应链弹性之间取得平衡。对于英伟达、AMD、Google等AI芯片客户而言，先进封装已经从后段制造环节，变成决定产品是否能按时量产的战略资源。
英特尔放大EMIB-T：以硅桥与TSV挑战CoWoS体系
英特尔在ECTC上的重点是EMIB-T。EMIB原本采用嵌入式硅桥，在局部区域实现高密度芯片互连；EMIB-T则在硅桥结构中引入硅通孔（TSV），重点改善电源传输路径。公开资料显示，英特尔已验证36/35微米凸点间距，并将第一层互连凸点间距缩小至25微米，同时把封装尺寸扩展到120毫米×120毫米，并在单一封装中整合超过9个光罩面积的计算与存储硅片内容。
从技术逻辑看，EMIB-T希望以局部硅桥取代大面积硅中介层，降低超大封装对完整硅中介层面积、成本与供给的依赖。与把大量芯片布置在大面积中介层上的CoWoS相比，EMIB-T的卖点在于局部高密度互连、潜在成本弹性和供电路径改善。不过，其量产良率、封装翘曲控制和大规模客户导入仍有待验证。
三条技术路线的核心差异
图：CoWoS平台用于高性能计算和AI应用。来源：DIGITIMES/TSMC
图：CoWoS平台用于高性能计算和AI应用。来源：DIGITIMES/TSMC
CoWoS仍是主流，但客户正在寻找第二来源
台积电CoWoS目前仍是AI和高性能计算芯片最成熟的先进封装平台之一，广泛用于GPU、AI加速器与HBM整合。台积电3DFabric平台中的CoWoS可在晶圆级系统整合中提供高密度互连和大面积硅中介层，支持逻辑芯粒与HBM堆叠协同工作。
不过，AI需求暴增使CoWoS产能长期吃紧。市场传闻称，Google下一代TPU项目可能评估采用英特尔EMIB-T而非台积电CoWoS。相关客户关系并未获得Google、英特尔或台积电确认，因此更严谨的解读是：大型云端客户正在加快寻找先进封装备援方案，以降低单一供应链瓶颈对产品节奏的影响。
联发科近期也表示同时支持CoWoS和EMIB，并让客户根据产品需求选择封装平台。作为正在扩大资料中心ASIC业务的芯片设计公司，联发科的表态说明，未来先进封装选择可能不再由单一技术路线决定，而是由客户的成本、产能、性能、交期与供应链风险综合决定。
定制化HBM与光互连加入竞争变量
封装尺寸不断放大之后，HBM接口面积、功耗和布线路径开始成为新的限制。Marvell披露的定制化HBM方案试图把部分标准HBM接口功能转移到定制基底芯片上，以减少主处理器上用于HBM连接的面积，并缩短中介层布线距离。Marvell称，该架构可为XPU释放更多计算面积、增加存储容量并降低存储接口功耗。
与此同时，光互连和散热也正在进入封装级竞争。Marvell与Lightmatter展示把光连接引入加速器封装的技术，台积电与微软则推进把冷却介质更直接地引入硅片附近的方案。英特尔也在研究可拆卸光连接器和玻璃基板，试图为未来更大、更稳定的封装平台铺路。
图：面向下一代AI平台的先进制程与封装需求持续上升。来源：DIGITIMES
产业影响：台积电护城河仍在，英特尔获得切入口
短期来看，台积电CoWoS的量产经验、客户基础和生态成熟度仍是其核心优势。英特尔EMIB-T即使在技术参数上取得突破，也必须证明其能在大规模封装、良率、交期和成本上达到高端AI客户的要求。
但从产业结构看，英特尔已找到相对现实的切入口：与其在先进逻辑制程上直接追赶台积电，不如先从客户最紧缺的先进封装产能与系统级整合切入。若EMIB-T能够承接部分AI ASIC或云端自研芯片项目，英特尔Foundry的价值就不只在前段晶圆制造，也会延伸到“系统代工”能力。
这意味着未来先进制程竞争将与先进封装、HBM、光互连和散热共同绑定。AI芯片供应链的胜负，不再取决于单一技术节点，而取决于谁能把计算、存储、互连、电源与热管理稳定地整合进可量产的系统。
原文标题：Intel takes aim at TSMC's CoWoS lead with EMIB-T
原文媒体：DIGITIMES
