据透露，集成半导体公司英特尔正在内部考虑采用一种同时利用正面和背面供电的架构，以在1.4nm超精细工艺领域追赶竞争对手。
业内人士称，英特尔原本计划在其1.4nm基础工艺14A中应用专用于背向供电网络（BSPDN）的“PowerDirect”技术；然而，据报道，该公司正在考虑为后续的14A2工艺引入一种同时利用正面和背面供电的“双面”架构。
这一结构性变化与光刻工艺的局限性（自显影缺陷）直接相关，而这些局限性是由于英特尔追求的最小金属离子间距（M0）缩小到21nm水平而导致的。
英特尔已正式宣布计划将芯片密度在现有18A工艺的基础上提高1.3倍，以赶上台积电的N2/A14工艺和三星的SF2Z工艺。 14A工艺的目标M0间距为28nm，但据分析，由于半节点技术的改进，14A2工艺的M0间距将下移至21nm。
在这种情况下，即使采用双重曝光，整体密度增益也会提高，从而提升高数值孔径EUV设备的盈利能力，而每台设备的成本高达数千亿韩元。
问题在于，当电路线细化到21nm以下时，布线电阻会呈指数级增长。最初用于背面供电的纳米硅通孔（nTSV）基础设施无法承受晶体管所需的电流密度，导致电压急剧下降，出现“IR压降”现象。
因此，据分析，英特尔采用了一种复合结构，保留了背面供电网络作为主网络，但将一部分正面金属布线重新分配给辅助电源和时钟信号，以确保因小型化和光刻技术限制而损失的功率裕度。这被解读为一种“妥协的产物”，即为了勉强达到21nm工艺规格，对架构进行向后修改，尽管这会增加布线复杂性。
英特尔的时间已经不多了。根据路线图，14A工艺计划在2028年进行风险试生产后，于2029年投入量产。因此，英特尔面临的挑战是，在今年10月向外部客户分发14A工艺的0.9版工艺设计套件（PDK），并在未来18个月内从主要无晶圆厂公司获得确定订单。
相比之下，竞争对手台积电已在2025年至2026年间确保了其2nm（N2）工艺的稳定良率，并按照其最大客户苹果的产品发布计划完成了市场准入。此外，到2028年，当英特尔开始14A工艺的风险试生产时，台积电计划已经向市场交付真正的1.4nm（A14）成品。
三星电子还计划在 2027 年将“SF2Z”商业化，这是一种改进的 2nm 工艺，采用了背供电技术。三星电子最大的武器是其在环栅 (GAA) 晶体管方面的精湛技术，自 3nm 工艺引入该技术以来，三星电子已经掌握了这项技术。
一位业内人士解释说：“英特尔在20A/18A架构中首次同时引入GAA和BSPDN技术，正努力确保良率，而三星面临的技术风险则要低得多，因为它只是在其已成熟的2nm GAA结构上叠加了电源线（BSPDN）技术。”
