奇捷科技（深圳）有限公司是“专精特新中小企业”、“国家高新技术企业”，深耕芯片 ECO 核心 EDA 赛道，自研拥有完整自主知识产权的 EasyAI ECO Suite 智能 ECO 平台，旗下 EasylogicECO 填补国内数字芯片 EDA 前端工具空白，是众多 IC 设计企业流片迭代首选工具。自 2024 年 “中国芯” EDA 专项设立，EasylogicECO 依托革新算法，操作简单、可生成最优补丁，有效缩短设计周期、提升 ECO 成功率、降低研发成本，成功入围首届 “中国芯” 产品革新奖十大名单。2025 年，依托增量式数字芯片逻辑功能更正技术（EasylogicECO）再获第二届 “中国芯” 技术创新奖，以自主可控的硬核 ECO 技术补齐国产数字 EDA 工具链条，夯实国产EDA生态发展根基。
Auto Partition（智能分区）：让超大规模复杂问题变得“可解”
当ECO面对千万门级的电路变更时，传统工具往往因搜索空间爆炸而陷入困境。Auto Partition并非简单切割，而是利用AI算法深度分析电路节点间的相关性，通过“分析-分组-求解”的智能闭环，将复杂问题拆解为可控的子问题。
实测数据证明，Auto Partition在处理大规模复杂ECO任务时，补丁规模平均减少20%以上，部分案例中补丁缩减高达90%。
Learning/I-Learning （智能学习）：在迭代中无限逼近最优补丁
智能学习融合独创的Learning与I-Learning技术，通过分析新旧网表间的结构性与逻辑等价性，在多次迭代中不断学习、逼近最优结构。即使面对已通过手工或其他工具优化过的网表，仍能在此基础上进一步挖掘优化空间。
多家芯片设计公司实际项目验证，Patch Size平均可缩小20%以上，部分实例减少达50%以上。
Smart Caching（智能缓存）：多轮ECO加速
芯片迭代过程中，多轮ECO是常态。Smart Caching构建“保存-复用-迭代”的智能循环——首次运行时深度学习电路结构与ECO改动，将完整过程作为经验保存；后续任务直接复用历史成果，实现免复计算。
实测数据证明，在不改变任何参数的前提下，多次迭代场景中运行时长最多可缩短80%以上。
EasyAI ECO Suite贯穿SYN ECO → DFT ECO → PR ECO全流程，通过License集成AI驱动能力，使用户在ECO各阶段均可获得智能优化支持。在每一阶段中，系统围绕 Patch生成、优化决策与分析效率，引入机器学习与智能优化能力，持续降低ECO问题复杂度并提升迭代效率。
奇捷科技在EDA领域的持续创新与突破，也获得了行业的高度认可。在2025年于杭州举办的IDAS 2025峰会上，奇捷科技凭借其核心产品EasylogicECO在技术、市场等各方面的卓越表现，荣获“中国芯”EDA专项“技术创新奖”，该奖项也是对奇捷科技产品在技术实力、性能表现、应用价值及产业贡献等方面的高度肯定。
在IDAS 2024峰会上，奇捷科技入围中国芯首届EDA专项“产品革新奖”，充分展现其产品行业影响力。
关于奇捷科技
奇捷科技成立于2013年，专注于电子设计自动化（EDA）软件的开发。一直以来，公司从“为功能性ECO创建颠覆性算法”出发，秉承“客户信赖、技术领先、服务至上”的品牌理念，旨在应用Functional ECO的技术为ASIC设计业界提供突破性的设计流程。公司集结了国内外学术与产业精英，目前在深圳、上海、北京、香港均有研发中心，研发成果卓著，获评“ISO9001”“专精特新中小企业”、“国家高新技术企业”、“种子独角兽”等资质认证。EasylogicECO能快速有效地帮助设计团队在最短时间内完成ECO任务，缩短产品开发周期，节省成本，客户遍布中国大陆、中国台湾、美国和韩国等多个国家和地区。
第三届“中国芯”EDA专项
