从真实项目到工程交付：六家产业伙伴共话芯华章Agentic EDA实践

10月19日，芯华章Agentic EDA数字流程解决方案研讨会在深圳成功举办。来自CPU、AI芯片、FPGA、存储及通信芯片等领域的六家产业伙伴与技术专家代表，围绕真实项目中的验证难题，分享了与芯华章合作的实践过程与应用成果。

从真实项目到工程交付：六家产业伙伴共话芯华章Agentic EDA实践图3

验证周期由周、月级压缩至小时级；约1.8万条仿真报错自动收敛为两个主要根因；部分场景编译与仿真性能最高提升约3倍；回归任务人工介入减少80%至90%...

这些来自一线芯片项目的实测结果，正在让Agentic EDA的价值从概念走向工程现场。

从概率生成到可信结果构建全流程技术矩阵

会上，芯华章技术团队分享了支撑Agentic EDA可信落地的三项底层机制：

验证语义标准化

将设计规格中的模糊意图结构化，并与设计代码、验证代码、技术文档和执行结果建立关联，让智能体能够理解工程上下文，使生成内容有据可依、有源可查。

底层引擎独立校验

关键结论不依赖大模型自我判断，而是交由仿真、形式验证和等价性检查等EDA引擎执行，通过约束求解、工具反馈和交叉验证持续校验并修正模型输出。

智能体治理与证据追溯

在任务流程中设置人工审批、权限边界和版本管理，完整保留日志、波形、源码及工具执行结果，使每一步判断都可检查、可复核、可审计。

在这一可信底座之上，更进一步展示了覆盖芯片设计与验证全流程的产品矩阵：

在形式验证环节，Formal Agent能够完成断言生成、验证执行和覆盖率收敛，并依据工具反馈持续修正；HEC Agent则面向算法模型、算子与RTL之间的等价性检查，以约束求解和数学证明为关键结论提供依据，帮助工程师更充分地回答“是否验证到位”。

当验证进入仿真与调试阶段，Simulation Agent连接测试生成、编译仿真和结果分析，Debug Agent进一步综合日志、波形与源码定位根因，并输出可供工程师复核的证据。AI由此不再只是给出一个可能的答案，而是能够参与任务执行、问题定位和结果沉淀。

随着复杂SoC规模扩大，验证效率还受到仿真性能的直接制约。GalaxSim Turbo 3.0通过并行仿真、模型替换、等价改写与形式化校验等技术提升系统级仿真效率，使更多软件和系统场景能够在有限验证周期内充分运行。

当验证进一步走向系统级，软件运行、真实设备接入和多芯片互联成为新的挑战。芯华章P2E硬件仿真加速平台提供虚拟CPU、PCIE Host以及Scale UP Speed Adaptor方案解决复杂软硬件协同验证的调试效率、运行速率和Chip-To-Chip系统级互联的验证问题。

现场Demo包含virtual PCIE Host作为PCIE gen5的主控，玄铁R908 QEMU模型作为虚拟CPU子系统，Scale UP IP作为Chip-To-Chip互联接口，真实直观的展示了芯华章P2E硬件加速器平台的解决方案原理和运行过程。

验证规模从单个任务扩展到团队和集群后，资源调度与流程管理同样影响项目效率。

FusionFlex 既面向 Emulation 集群提供资源预约、调度、监控与统计；也具备完整的回归任务管理能力，承接大规模回归执行、异常自动处理与结果汇总分析。既实现昂贵硬件资源管得住、用得好，也让仿真回归全流程更加自动化和透明高效。

用真实项目验证Agentic EDA

兆易创新：面对周期长、门槛高，AI如何推动形式验证规模化

复杂模块的断言编写、运行与结果分析高度依赖专家经验，验证周期往往长达数周甚至数月。兆易创新引入芯华章Formal agent，围绕12个模块分阶段开展项目导入，并逐步由客户工程师自主使用。

在约7.4万行代码、480余条断言的模块中，方案不仅复现了历史问题，还发现新的RTL与规格问题；部分模块验证效率最高提升约18倍，验证周期由周、月级压缩至小时级。

安路科技：面对海量重复报错，如何快速收敛真正根因

大量仿真报错往往由少数根因反复触发，工程师需要在日志、波形和源码之间持续筛查比对。

针对约2.5万行代码的DMA模块，9个随机用例产生约1.8万条报错，芯华章Debug agent将其自动收敛为两个主要根因，平均39分钟完成单用例分析，并关联日志、波形与源码证据，帮助工程师从“逐条查看”转向“按根因定位”。

中兴微电子：面对大规模工具迁移，如何降低平台适配成本

仿真工具链迁移的难点，不只是单个用例能否运行，更在于不同平台、配置和大规模回归任务能否稳定承接。

中兴微电子完成80个不同规模平台的编译与仿真验证，其中78%的平台实现开箱即用；已完成回归的平台覆盖数千个用例，部分场景工具性能最高提升约3倍，为国产仿真工具链进入规模化研发流程提供了工程验证。

盛科通信：面对复杂多芯片互联，如何提前开展系统级验证

高速互联、真实设备接入与异构算力协同，使验证对象从单颗芯片扩展到完整系统，仅依靠软件仿真难以覆盖真实运行场景。

盛科通信与芯华章在原型验证阶段开展400G、800G场景的限速互联互测，将硬件加速平台与真实交换设备结合，为高速互联适配及异构算力池化积累系统级验证经验。

曦望Sunrise：规模化硬件加速器集群，破解昂贵加速器资源管理难题

硬件加速器是芯片验证中的高成本稀缺资源，传统 Excel 登记和人工协调易造成设备冲突、资源闲置，也缺少资源评估依据。

曦望基于 FusionFlex 实现线上预约、自动调度与超时任务回收，提升 Emulation 资源的可见性和利用率。落地后，加速器利用率提升 5%–10%，跨团队沟通减少 50%，运维效率提升 20%。

飞腾：仿真回归平台化升级，告别脚本人工驱动

随着项目规模扩大，仿真回归面临配置依赖经验、进度不透明、人工巡检负担重等问题。

飞腾复用现有脚本、CI 与 HPC 集群，渐进式接入芯华章 FusionFlex，实现任务可视化、错误自动分类、失败用例自动重跑、波形自动 Dump 和覆盖率自动合并，并以资源数据优化调度。改造后，人工介入减少 80%–90%，调试时间缩短 50%，集群利用率提升 15%–20%，整体回归效率提升约 20%。

从项目实践走向全流程协同

从单点提效到全流程协同，从交付工具到交付结果，Agentic EDA的规模化落地同样离不开用户、EDA企业与产业生态的共同参与。

芯华章将继续以RaaS为导向，把真实项目中的需求、问题与经验沉淀为更成熟的产品能力和解决方案，让AI在芯片研发中不仅“能够生成”，更能“验证结果、解决问题、支撑交付”，与产业伙伴共同推动国产芯片设计与验证体系持续向前。