
当下,AI ASIC定制赛道正迎来历史性的系统性重估。以Broadcom和Marvell为代表的“全服务芯片定制”巨头,已成为全球AI算力基础设施疯狂扩张中的两大赢家。截至2026年6月底,Broadcom市值已挺进1.7万亿—1.8万亿美元区间,Marvell市值亦飙升至2300亿—2500亿美元的历史高位。AI ASIC的火热也吸引手机芯片巨头联发科的跨界入场,2026年4月,联发科在一季报法说会上将其全年AI ASIC营收预期由先前的10亿美元倍增至20亿美元。

全球ASIC芯片研发热浪汹涌,国内大算力芯片的落地亦行至关键十字路口。面对地缘政治、技术断层与高昂的流片风险,中国市场亟需能够挺身而出的底层支撑者。
AI ASIC设计服务,进入黄金窗口期
AI ASIC设计服务正在被重新定价。
过去,芯片设计服务更多被理解为工程外包:客户提出需求,服务商完成部分设计实现。但在AI算力进入规模化部署阶段后,这一角色正在发生变化。对云厂商和AI公司而言,自研或定制AI ASIC的核心目的,并不是简单替代GPU,而是围绕自身模型、流量结构和部署场景,获得更优的功耗、成本、带宽和总体拥有成本。
这一趋势已经在全球市场得到验证。Broadcom是谷歌TPU、Meta MTIA背后的功臣,而且还与与OpenAI结盟,双方将合作部署10GW级别的定制AI加速器与网络系统;Marvell与AWS已建立五年、多代战略合作,合作范围包括custom AI products、光DSP、PCIe retimer、以太网交换芯片等多类数据中心半导体产品。
中茵微电子董事长王洪鹏在圆桌对话上提到,AI ASIC之所以热,是因为它在算力性价比、快速落地、场景适应性上有价值;但与此同时,它对全链条完整解决方案的要求非常高。
纵观博通、Marvell乃至联发科,它们都不是单纯的芯片设计服务商,而是具备多维能力的平台型玩家。
Broadcom长期处于AI ASIC设计服务的头号玩家地位,它通过Google TPU、Meta MTIA以及OpenAI自研AI芯片等项目,深度嵌入云厂商AI基础设施路线图,能力覆盖定制ASIC、高速互联、以太网网络和先进封装。
Marvell则更像数据基础设施型平台,围绕SerDes、网络、存储、HBM、CPO、Die-to-Die互联和先进节点IP,为云数据中心客户提供底层技术组合。
而手机SoC巨头联发科则试图把复杂SoC集成、低功耗设计、TSMC协同和224G SerDes等能力,迁移到数据中心AI ASIC场景。
三家公司路径不同,但共同指向同一个趋势:AI ASIC设计服务的价值,已经从“把芯片设计出来”,转向围绕算力、存力、运力、封装和供应链的系统级交付。
也因此,AI ASIC设计服务的竞争门槛正在抬高。AI加速器的复杂度,已经不再只取决于计算性能,而是由计算性能、网络带宽、内存带宽、供电、散热、机械可靠性和量产良率共同决定。
反观国内市场,我们正面临着巨大的供需错位:需求井喷,但极度缺乏这样的“平台型”设计服务玩家。
从需求端来看,国内智算中心、行业大模型、具身智能、自动驾驶、AI PC等场景的爆发,正催生出海量差异化的定制需求。正如中国工程院院士罗毅在主旨演讲中指出,现有无人机平台大量基于FPGA构建“大脑”,面临集成度低、功耗受限、成本高昂等痛点。未来智能低成本无人机平台,迫切需要具备导航、通信、感知、计算“四位一体”的智能SoC。
ASIC芯片的需求正在不断放大。从市场空间看,芯片定制服务正在成为一个快速增长的赛道。据灼识咨询测算,2025年中国芯片定制服务行业规模约为680亿元,预计到2030年将接近3000亿元。
但从供给端的产业现状看,国内供应链呈现出明显的“长短板结构性特征”:得益于大量本土及海归顶尖人才的沉淀,国内在芯片设计本身的能力较强。然而,在底层物理支撑上——如先进制程产能、高端接口IP、高端EDA、2.5D/3D先进封装以及设备良率管控——仍存在技术代差或生态割裂。
随着AI芯片领域厂商结构更加多元、工程实现更加复杂、供应链安全和量产交付要求不断提高,市场需要的是一套能够把客户需求、芯片架构、高端IP、先进封装和量产供应链打通的平台化能力。
中茵微电子为何能破局而出?
在这样的产业背景下,中茵微电子的出现,并不是一次偶然的风口追赶。
回看其发展路径,可以看到一条清晰的能力积累线索:从企业级高速接口IP,到先进制程AI ASIC设计,再到Chiplet异构集成、车规功能安全、标准制定和行业头部客户交付,中茵微过去几年所补齐的能力,正好对应AI ASIC设计服务从工程外包走向平台交付所需的关键拼图。
公司成立于2021年,当年合同总额即突破1亿元人民币,并完成3600万元天使轮融资,将资金投向企业级高速接口IP和Chiplet前沿技术研发。2023年,公司在全国落地七大专业化研发中心,当年合同金额突破4亿元人民币。
2024年,中茵微完成4nm AI ASIC芯片设计,高速接口IP开始投放市场,获评国家高新技术企业。进入2025年,公司4nm 112G XSR高速互连接口IP正式推向市场,完成4.16亿元C轮融资,通过ISO 26262车规功能安全D级认证,获评国家专精特新“小巨人”企业称号。到2026年,中茵微参与编制的5项Chiplet国家标准正式发布,累计合同金额超20亿元。
这五年在财务、技术、标准、资本四维事实上的合围,最终在2026年6月,沉淀为了中茵微向全行业输出的底座——AI ASIC芯片定制平台。
AI ASIC芯片定制平台发布:
从项目交付走向平台交付
据中茵微电子(北京)股份有限公司副总裁王文倩介绍,中茵微AI ASIC芯片平台主要由两部分构成:一是芯片架构平台,二是统一化数字设计平台。前者面向客户系统架构设计,帮助客户缩短产品落地周期;后者则覆盖前端SoC设计、DFT设计、中后端实现、验证、先进封装和供应链闭环,提升复杂芯片项目的交付确定性。

在芯片架构平台层面,中茵微围绕端侧、边缘侧和云端AI应用,形成了多类SoC平台能力。端/边缘AI SoC平台主要面向机器人、无人机、智能穿戴、工业控制、AI PC、智能驾驶等场景,可帮助客户快速集成自研计算核心,并提供成熟接口IP、总线架构、低功耗方案、多媒体系统、验证平台和软件SDK。云端AI SoC平台则聚焦大算力和高带宽需求,围绕高速互联、HBM/LPDDR存储子系统、多卡集群和超节点架构展开,支撑云端训练与推理场景。
更值得关注的是,中茵微平台能力已延伸到CPO/NPO光互连EIC定制和3DIC 设计与物理实现方向。在CPO/NPO领域,公司可提供XPU与EIC 互联接口IP、EIC与PIC互联电接口等设计能力、EIC架构设计与设计;在3D SoC方向,则围绕3D DRAM、Logic Die、Buffer Die、TSV建模、多Die集成和热应力仿真等环节,为未来AI芯片的高带宽、低功耗和高集成度演进提供支撑。
从AI芯片性能发挥的关键因素看,中茵微将平台能力拆解为“算力、存力、运力”三类子系统。存力层面,平台覆盖LPDDR6/5X、LPDDR5X/4X、HBM3E/3和3D DRAM等IP与子系统;运力层面,覆盖PCIe 6/5、短距C2C/D2D、长距离Scale up/out C2C、Media-in和Display等互联与数据通路IP;算力层面,则可整合NPU/GPGPU、ARM CPU Cluster、RISC-V CPU Cluster、Real-Time MCU和Video Codec等计算与控制模块。这种模块化能力,使客户可以基于成熟的IP与子系统进行差异化定制,而不是从零开始搭建整颗芯片。
王洪鹏在圆桌论坛上提到,在大算力芯片的研发过程中,90%以上的问题往往并不是由于理论技术无法突破,而在于跨企业的沟通壁垒与流程管控不力,真正纯粹的技术难题只占10%。
这正是中茵微推出AI ASIC芯片定制平台并启动“设计创新中心”的底层逻辑。通过覆盖SoC自动化设计、验证环境自动化、DFT设计、功能安全设计、中后端实现、低功耗设计和质量管控等流程的统一化数字设计平台(JoinFlex),中茵微试图利用地域化联动优势,在一个集中的产业生态内,将前端客户场景(如具身智能500T大算力需求)、中端设计服务、以及后端如北方华创的先进封装设备、北方集成电路的工艺平台强行打通。这种模式将原本高内耗的“分段式项目”转化为标准化、可复用的“平台化流程”,用管理和工程的确定性,消解流片高昂的风险成本。
DFT也是其中关键一环。中茵微统一DFT设计平台覆盖客户需求分析、DFT架构设计、设计实现、工程测试到量产测试,并支持MBIST、MBISR、Scan、LBIST、IST、IP test、客户特殊需求、2.5D/3D Die互联测试,以及车规芯片、AI芯片和消费类芯片的测试需求。
在先进封装方面,中茵微也将能力前置到平台中。随着AI ASIC向大尺寸、多Die、高功耗Chiplet合封演进,芯片设计与封装设计的协同变得越来越重要。中茵微封装设计平台围绕MCM、2.5D、3D等先进封装形态,积累了大尺寸封装、多Die互联、高功耗散热、硅基板协同设计和系统级热仿真等经验,可在项目早期帮助客户完成架构评估、风险分析和封装方案收敛。
此外,中茵微还将供应链闭环纳入平台能力,覆盖Foundry流片管理、封装NPI导入、良率提升、物料管理、ATE测试开发和量产稳定性管理等环节。根据资料,公司供应链能力覆盖晶圆服务、封测服务、良率管控、可靠性与失效分析,并强调成熟先进封装资源、先进制程产能、基板资源、硅中介层资源、存储Die资源和多元IP资源。
对于AI ASIC客户而言,这意味着中茵微交付的不只是设计文件,而是从产品概念、架构定义、芯片实现、封装测试到量产导入的一体化解决方案。
写在最后
国产大算力芯片要规模化落地,需要平台型服务商。中茵微AI ASIC芯片定制平台的发布,至少有三层产业意义:第一,降低国产AI ASIC开发门槛;第二,加速国产大算力芯片落地;第三,推动国产AI ASIC生态协同。
但国产AI ASIC的跃迁绝非单一企业孤军奋战所能完成。展望未来,王洪鹏指出,国产大算力芯片要渡过爆发期、真正走向规模化落地,行业仍需在三个核心要素上形成闭环:先进制程的产能建设、承载产能的设备根基、以及可规模化的本土需求引爆。
不过,在设计迭代注定快于产能和设备迭代的产业周期里,中茵微的平台化探索,本质上是为产业提供了一套从架构设计到量产交付的国产AI ASIC交付底座,为智算产业的底座输出提供了确定性的物理支撑。
*免责声明:本文由作者原创。文章内容系作者个人观点,半导体行业观察转载仅为了传达一种不同的观点,不代表半导体行业观察对该观点赞同或支持,如果有任何异议,欢迎联系半导体行业观察。
END
今天是《半导体行业观察》为您分享的第4463内容,欢迎关注。
推荐阅读
★
★
★
★
★
★
★
★

加星标⭐️第一时间看推送


