台积PIC产能大增，CPO准备放量

台系AI光通讯供应链由台积电领军，法人估计，台积电PIC（光子积体电路）产能，将由日前约每月500片水准，快速拉升至2026年第二季每月1万片，第四季再提高至每月1.5万片，2028年增加至少每月2.5万片。

PIC是CPO光引擎的核心元件，负责将电讯号与光讯号转换、导引与耦合。随AI伺服器丛集扩大，交换器频宽由25T、50T推进至100T、200T，光引擎需求同步上升，台积电COUPE平台进度成为市场观察焦点。

依法人估算，若以每片晶圆648颗die计算，台积电PIC月产能由500片提高至1万片后，年化PIC产出可由约400万颗，提升至7,800万颗；若进一步达每月2.5万片，年化PIC产出将上看1.94亿颗。在SoIC良率假设50％下，光引擎产出将分别约为200万、3,900万及9,700万颗；若再纳入下游组装良率，实际光引擎出货量分别估约39万、778万及4,860万颗。

由于初期PIC资源有限，2026至2027年台积电COUPE平台主要量产客户，可能以NVIDIA、Broadcom及AMD为主；待2028年产能进一步扩大后，联发科、Marvell及Ayar Labs等客户的CPO专案，也有机会进入台积电量产平台。

不过，PIC产能增加，并不等于CPO立即全面放量，后段仍需通过SoIC整合、光电测试、光引擎封装、FAU耦合及系统端验证等多道关卡。

法人指出，台积电PIC产能扩张具有三大意义。第一，代表CPO从实验与小量验证，逐步进入量产准备期；第二，矽光子与先进封装结合，将使COUPE、SoIC及CoWoS形成更完整的AI光电整合平台；第三，PIC放量将同步带动FAU、雷射、光学测试、探针卡、测试座与自动化设备需求升温。

随着GPU设计朝着更密集的芯片间连接和更快的数据传输速率发展，光传输的作用日益凸显。晶圆代工巨头们也纷纷加入这一领域，据《商业时报》报道，台积电的COUPE硅光子平台预计将于2026年实现量产，这标志着共封装光学器件（CPO）部署迈出了关键一步。

台积电此前解释过，COUPE（紧凑型通用光子引擎）采用SoIC-X芯片堆叠技术，将电子芯片直接放置在光子芯片之上，与传统堆叠方式相比，可实现芯片间界面的超低阻抗和更高的能效。该技术路线图的目标是在2025年完成小型可插拔器件的认证，随后在2026年实现基于CoWoS的CPO集成。

值得注意的是，该公司在一篇博客文章中声称，COUPE 通过其基于中介层的集成架构，实现了 5-10 倍的电源效率提升、10-20 倍的延迟降低以及更紧凑的占地面积。

据《商业时报》报道，台积电先进封装集成总监尚厚表示，COUPE技术能够实现电子和光子集成电路的异构集成，并计划于今年实现量产。他还强调了CPO规模化应用的三大关键挑战：晶圆级测试、光纤阵列单元集成以及高速光封装组装。

据《商业时报》报道，侯先生强调，推进CPO（芯片光子学）发展的关键在于整个供应链的协同创新。报道还指出，除了台积电之外，相干公司和住友电工等全球企业也提供关键材料和激光技术，而测试设备领导者爱德万测试也在开发硅光子学解决方案。

值得注意的是，三星的晶圆代工业务已正式进军硅光子学领域。据The Elec报道，该公司计划于2027年推出基于热压键合（TC）技术的光学引擎（OE），随后于2029年推出交钥匙式共封装光学器件（CPO）服务。

据 The Elec 报道，三星的计划于 3 月 17 日在 2026 年光纤通信大会 (OFC) 上公布，并补充说，三星的平台将利用 300 毫米晶圆工艺进行初始生产。

据《电子报》报道，三星计划初期专注于光子集成电路（PIC），这种芯片将调制器（将电信号转换为光信号）、波导（引导光线）和光电二极管（将光信号转换回电信号）等核心功能集成到单个硅芯片上。潜在客户可能包括相干公司（Coherent）和 Lumentum 等光模块制造商，以及正在开发自有 PIC 的无晶圆厂公司。

值得注意的是，三星晶圆代工也强调了其垂直整合的存储器能力，将其作为与台积电的关键区别所在。据The Elec报道，与不生产存储器、依赖客户外部采购HBM的台积电不同，三星强调其能够在单一的垂直整合平台上提供HBM、晶圆代工服务、先进封装和硅光子学技术。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

加星标⭐️第一时间看推送