AI大模型与生成式AI的全面爆发，正在将全球算力基础设施推向一场前所未有的带宽革命。
数据中心内部流量呈爆炸式增长，光模块迭代节奏持续提速——从400G、800G快速普及，正向1.6T、3.2T超高速世代全面迈进。
然而，行业高速发展的背后，一个残酷的现实正在浮现：传统硅光子技术的短板正在暴露——尺寸降不下来、带宽上不去、功耗压不下去。硅光子、薄膜铌酸锂等主流技术纷纷逼近物理极限。
CPO风口之下，硅光子物理边界凸显
随着AI运算规模持续扩张，数据中心正面临严峻的功耗与传输带宽瓶颈。传统可插拔光模块的电信号传输距离与能效已逐渐逼近物理天花板。
在这一背景下，英伟达、AMD、博通等主要AI芯片供应商正在加速采用共封装光学（CPO）技术，试图通过将GPU与光学引擎尽可能紧密地集成在同一封装内来压低功耗与延迟时。
CPO将高速光引擎与交换芯片或大规模AI计算芯片通过先进封装技术集成在同一封装基板内，把高速电信号传输限制在毫米级的近距离范围内，中远距离传输则交由光纤完成。相较于传统可插拔光模块，CPO功耗可降低40%以上，带宽提升3倍，延迟缩短50%，从根源上解决了传统方案功耗高、信号损耗大、带宽受限的痛点，被视为破解AI算力互连带宽瓶颈的核心方案。
而硅光技术凭借与半导体产业的高度融合、出色的集成潜力和成本优势，已成为CPO大规模商用的主导性路径。硅光的成熟度直接决定了CPO的性能水平、成本控制与产业化速度，两者形成了紧密的技术共生关系。
但进入AI算力时代，硅光子的固有物理短板正在被极速放大，瓶颈集中在电光调制器这一核心器件上。
有研究指出，由于衍射极限在内的多种因素，基于硅光子学的调制器在小型化和速度提升方面存在根本性的局限性。传统硅光子调制器受限于衍射极限与“调制效率-带宽-光损耗”制衡关系，主流器件长度达3000至5000微米，工作带宽仅60GHz左右。庞大的器件尺寸占用了封装与芯片的宝贵空间，带宽天花板明显，无法匹配超高速迭代需求。
后续行业普及的薄膜铌酸锂技术虽实现了800G至1.6T的规模化落地，但在3.2T及以上超高速场景中同样逼近材料与物理极限。
后续行业兴起的薄膜铌酸锂（TFLN）技术，虽然凭借优异的电光特性支撑了800G–1.6T的规模化落地，但在3.2T及以上超高速场景中，同样在逼近材料与物理极限，带宽密度不足、功耗偏高的问题难以根治。
简单来说：现有技术已经摸到了天花板，而AI算力的带宽需求还在持续暴涨。行业亟需一条全新的技术路径，来打破这一困局。
等离子体激元：
突破衍射极限的下一代光调制技术
在此背景下，一项长期被视作前沿基础研究的技术正走向产业化舞台——等离子体激元，英文名Plasmonics。
凭借突破光学衍射极限的独特能力，等离子体激元可将光场压缩至纳米尺度，实现超高速、超小型、超低功耗的光信号调制，成为支撑3.2T及下一代6.4T超高速光模块的核心备选方案。
抛开复杂的物理公式，等离子体激元的原理其实非常直观。
在常规介质中，光线传播严格受光学衍射极限约束，无法压缩到自身波长的1/2以下，这也是传统光器件体积庞大、带宽受限的核心根源。而在金属材料中，原子外层电子脱离原子核束缚，形成可自由流动的自由电子气。当入射激光照射至金属-介质界面时，会驱动自由电子发生同步集体振荡，让光子与电子深度耦合，形成表面等离激元极化子（SPPs）。
表面等离激元（SPP）在金属-介电界面的物理图景 | 图源：Polariton
这一耦合效应的核心价值只有一个——打破衍射极限。它能将原本微米级传播的光场，强行压缩至数十纳米的极致尺度，同时大幅增强局部光场强度。
通俗来讲：传统光是大面积漫传播，等离子体激元是定点纳米聚焦，用极小的空间锁住光能，实现超快信号响应。这也是等离子体激元能够同时解决光通信“尺寸、带宽、功耗”三大痛点的底层核心逻辑。
POH路线：兼容硅光产业体系的最优解
等离子体激元技术产业化的核心载体，是基于金属-介质波导的调制方案，其中POH（Plasmonic Organic Hybrid，等离子体有机混合）技术路线的等离激元调制器，是目前最具落地潜力的技术路线。
据了解，该方案在传统硅光子工艺基础上，引入金属-介质纳米波导结构，填充高性能有机电光材料——它不需要重构现有硅光子产业体系，可兼容成熟晶圆代工工艺，低成本实现规模化量产，产业化门槛极低。
依托表面等离激元极化子的强光场约束效应，POH等离子体调制器实现了三大维度的颠覆性突破：
极致微型化：传统硅光子调制器长度为毫米级，而等离子体调制器原型长度仅约10微米，器件尺寸直接缩减300–500倍。极致紧凑的器件结构，彻底解决了高速光模块、CPO共封装光学的高密度集成难题，大幅提升芯片封装空间利用率。
超高速带宽：纳米级强光场有效缩短了电光响应时间，器件工作带宽从传统的60GHz跃升至1THz（1000GHz）级别，速率提升超10倍，可轻松支撑3.2T、6.4T及未来更高速率的光模块迭代。
超高能效比：相较于当前主流的薄膜铌酸锂方案，POH等离子体激元技术的带宽密度提升5–10倍，单位比特功耗降低3–5倍，是目前已知同时兼顾超高带宽、超低功耗、超小体积的最优光电调制方案之一。
针对行业普遍担忧的光损耗问题，由于等离子体调制器器件极短，光在高损耗区域的传输距离被压缩到极致，整体插入损耗被有效控制，对信号误码率、传输稳定性的影响极低，完全满足商用通信指标要求。
在具体落地场景中，等离子体硅光子光引擎展现出极强的适配性：CPO/机柜短距互联场景下，以极小体积实现超高带宽、超低延迟，完美适配AI集群高密度、高并发的算力传输需求；跨机柜/数据中心长距场景下，可打造紧凑型ZR/ZR+高速光模块，在提升传输带宽的同时降低长距传输功耗。
更关键的是，等离子体激元技术基于成熟硅晶圆工艺迭代升级，无需新建产线，可快速落地，大幅降低数据中心总拥有成本。
Marvell收购Polariton：
拿下等离子体激元商用化第一张船票
2026年4月，美国半导体巨头Marvell Technology宣布收购瑞士高速光芯片企业Polariton Technologies。这笔交易迅速成为光通信行业焦点，Marvell正式将等离子体激元这一前沿调制技术纳入麾下。
Polariton Technologies成立于2019年，脱胎于苏黎世联邦理工学院（ETH Zurich）科研团队，是全球率先实现等离子体电光技术商业化的企业。该公司拥有自研原型产线、独家专利与成熟技术方案，产品覆盖高速光通信、精密测试测量、量子信息等多个领域。
据公开信息，2026年2月，也就是被收购前两个月，Polariton公司已向多家头部光模块厂商交付等离子体调制硅光发射芯片，单通道速率可达400G及以上，技术正式进入商用评估阶段。其等离子体调制器电光带宽超110GHz，实测单通道速率突破400Gbit/s，器件体积更小、寄生电容更低，目标将400G通道功耗控制在0.5pJ/bit以内。
与传统硅光子技术相比，等离子体激元技术通过在金属-电介质界面操控电子振荡来实现光调制，能够在更紧凑的尺寸下运行，并显著降低每比特能耗——这一特性对功率密度和空间限制都极为严苛的大规模AI工厂、CPO规模化应用而言，意义尤为重大。
Marvell在官方新闻稿中明确指出，随着AI工作负载推动带宽需求呈指数级增长，数据中心架构正不断演进，对更高性能的光互连提出了迫切需求——尤其是在横向扩展（scale-across）和DCI（数据中心互连）场景。虽然行业正在向1.6T连接过渡，但3.2T及更高标准已在推进中，实现这些下一代性能水平需要在器件层面进行创新。
Polariton的等离子体调制技术专为下一代相干光互连和DCI设计，包括ZR和ZR+应用，能够在高度紧凑的外形尺寸内实现超高速、高能效的光信号传输。通过将等离子体激元与硅光子集成，该技术可扩展光互连的性能边界，支撑相干光和光互连解决方案的持续升级。
Marvell数据中心事业部总裁Sandeep Bharathi表示："Polariton的加入以差异化的调制技术和高度专业化的团队扩展了我们的光学路线图。这项投资体现了我们致力于在多种技术路线上进行创新，以巩固我们在高速连接领域的领导地位。"
消息发布后，Marvell股价一度上涨超6%。市场普遍认为，此次收购叠加Marvell在AI芯片领域的布局预期，共同推动了投资者的乐观情绪。
Marvell全栈互联版图成型
收购Polariton并非Marvell在光互连领域的孤立动作，而是其构建全栈互连技术版图的关键一环。经过多年自研与并购，Marvell已经构建起覆盖“封装内→服务器→机架→数据中心内→跨数据中心”这一全场景、端到端的互联芯片栈。
在毫米级互联层面，Marvell通过die-to-die接口实现芯粒间通信，配合CPO技术将光接口直接集成到芯片封装内。此前收购的Celestial AI专注于光子架构技术，其产品研发已结束并进入量产筹备阶段。
在短距互联方面，Marvell依托2021年收购Inphi获得的技术底座，构建了深厚护城河：在PAM4 DSP领域从400G到800G到1.6T再到3.2T始终保持技术领先。
2026年3月，Marvell推出业界首款1.6T ZR/ZR+可插拔光模块与2nm相干DSP，支持数据中心间百公里至千公里级的长距离传输，其中Aquila是业界首款O波段1.6T Coherent-lite DSP。
在交换芯片层面，Marvell发布了业界首款专为AI设计的102.4Tbps交换芯片Teralynx T100，采用3nm制程，典型功耗低于1000W。
图源：投研视界
在高速电互连与内存扩展领域，Marvell拥有112G/224G/256G SerDes IP、PCIe 8.0、Die-to-Die裸片互连IP，以及Structera CXL系列内存扩展芯片，打通GPU与池化内存的高速连接。
值得关注的是，2026年3月英伟达宣布向Marvell投资20亿美元，将Marvell纳入NVLink Fusion生态体系。这一合作进一步强化了光互联作为AI基建核心连接方式的高确定性。
简而言之，电层从SerDes、Retimer、CXL到交换芯片，光层从TIA/驱动、DSP到硅光子光引擎，Marvell已经形成了完整的端到端布局。
Marvell营运长Chris Koopmans在COMPUTEX 2026期间透露，互连业务是Marvell当前最重要的增长引擎，该业务2025年成长约42%，2026年预估成长50%。
在这一庞大版图中，等离子体激元技术扮演着“补全最后一块拼图”的角色。
该技术不是要替代硅光子，而是与之形成深度协同：等离子体调制器可直接集成到现有硅光子平台上，利用成熟的硅晶圆代工工艺进行规模化生产。在CPO场景中，等离激元的纳米级尺寸完美适配高密度集成需求；在长距DCI场景中，其超低功耗特性可显著降低传输能耗。
通过将Polariton的等离子体技术与Marvell现有的硅光子及DSP能力深度融合，Marvell将构建起从电光转换、光子集成到交换芯片的全链条端到端互连解决方案。
写在最后
AI光互联的技术迭代路径清晰可见：2023年100G/400G时代由传统硅光子主导；2024至2025年薄膜铌酸锂规模化商用；而2026年，POH等离激元技术正从实验室走向产业化，成为3.2T及以上高速光模块的核心支撑。
从硅光子、铌酸锂到等离子体激元，光通信技术的迭代本质，是不断突破物理极限、适配算力升级的过程。
在AI算力爆发的关键节点，传统光电技术已然触顶，而等离子体激元技术凭借纳米级尺寸、THz级带宽、超低功耗、可规模化量产四大核心优势，完美承接了3.2T及未来超高速光互联的产业需求。
当然，这一技术仍处于商用化早期，有机电光材料的长期高温可靠性、大规模晶圆良率等问题，仍需要产业持续验证。短期来看，等离子体激元不会全面替代成熟硅光子方案，而是定位高端升级路线，两条技术路线将长期并存、差异化覆盖不同客户需求。
但毋庸置疑的是，2026年正在成为产业分水岭。随着Marvell将Polariton纳入全栈互联版图，POH等离子体激元技术正从前沿研究加速迈向产业刚需，成为业界值得关注的破局力量之一。
点这里👆加关注，锁定更多原创内容
*免责声明：文章内容系作者个人观点，半导体芯闻转载仅为了传达一种不同的观点，不代表半导体芯闻对该观点赞同或支持，如果有任何异议，欢迎联系我们。
推荐阅读
喜欢我们的内容就点“在看”分享给小伙伴哦~
