三星DDR5存储芯片。图片来源：Samsung
在高带宽存储器（HBM）产能持续扩张的同时，三星电子与SK海力士正把部分新增或可灵活调配的动态随机存取存储器（DRAM）产能优先配置给服务器DDR5及其他传统存储产品。相关调整并未触及已向客户承诺的HBM供应量，而是反映出服务器DDR5价格快速上涨后，传统DRAM与HBM之间的盈利差距明显收窄，存储厂商开始重新评估不同产品的边际收益。
DDR5价格上涨更快传导至利润
Dealsite援引半导体与设备产业消息称，自2026年第一季度以来，三星电子和SK海力士在分配新增产出、调整不同产品的晶圆投入时，均提高了服务器DDR5等传统DRAM的优先级。市场估计，HBM与服务器DDR5之间一度达到4至5倍的价格差，可能在2026年底缩小至1至2倍。部分服务器级64GB DDR5寄存式双列直插内存模块（RDIMM）的每晶圆收入，甚至被估计已超过HBM。
两类产品的定价机制是盈利变化的重要原因。HBM通常通过年度或长期协议预先锁定价格与数量，供应商难以即时分享市场价格突然上涨带来的全部收益；DDR5合约价格在供需收紧时调整更快，价格上涨能够更迅速反映到营收和利润中。与此同时，传统DRAM无需经过HBM所需的多层堆叠与键合工序，在减少后端制程复杂度、良率损耗和测试负担的情况下，即使平均售价较低，也可能形成更高的短期利润率。
AI数据中心同时拉动HBM与服务器DDR5
此次产能调整并不意味着AI存储需求降温。AI加速器需要HBM提供高带宽数据吞吐，与其配套的中央处理器、主机内存以及通用服务器集群则需要大量DDR5。随着云服务商同时扩建AI服务器和通用计算基础设施，两类存储产品的需求正在同步上升，此前过度向HBM倾斜的产能配置也加剧了传统DRAM供应紧张。
Meritz Securities分析师Kim Sunwoo估计，2026年下半年DRAM供应商只能满足约75%至80%的需求；到2027年，满足率可能降至60%区间，若剔除部分投机性订单，则可能维持在约70%。这一判断属于证券机构估算，并非存储厂商公布的产能数据，但显示市场对服务器DRAM供应缺口的担忧正在升温。
三星扩充后端测试能力，缓解出货瓶颈
随着DRAM出货量增加，三星电子也在扩充后端测试产能。公司自2025年开始导入Exicon的腔体式低频存储测试系统（CLT），并于2026年新增Neosem作为供应商。CLT可在同一腔体内配置多块测试板，同时测试大量DRAM器件，提高传统存储产品的大批量测试效率。
Exicon披露，其与三星电子签署了498.5亿韩元的CLT及固态硬盘测试设备供货合同；Neosem另获得86亿韩元的CLT存储测试设备合同，两项合同期限均至2026年12月31日。Daishin Securities的报告称，Exicon的CLT系统可同时测试11520颗器件，而拟替代的旧式海外设备单次约测试500颗，吞吐量超过20倍。
CLT目前主要用于传统DRAM，但通过更换接口板而非整机，未来可扩展至HBM和图形DRAM测试。市场消息称，HBM测试样板已经送样，但尚无证据表明相关设备已进入商业化HBM测试阶段。这也意味着，在晶圆供应之外，后端测试设备和验证能力可能成为存储出货扩张的新约束。
SK海力士放缓部分转换，但未削弱HBM战略
ChosunBiz援引产业消息称，SK海力士正放缓部分原计划由HBM3E转向第六代HBM4的产线转换，以保留更多产能生产传统DRAM。市场估计，2026年第一季度传统DRAM的营业利润率在部分情况下较HBM高出15个百分点以上，尽管HBM的每比特售价仍明显更高。
不过，SK海力士的HBM收入占比已超过40%，公司仍持续建设面向HBM和其他先进存储产品的新厂。三星电子也未缩减HBM布局，已于2026年2月启动HBM4量产和商业出货，并继续扩充相关产能。两家公司目前的变化主要针对新增产出和可灵活调整的晶圆配置，既有HBM客户承诺并未受到影响。
产业观察：存储竞争转向“每晶圆收益”
存储厂商的决策逻辑正在从单纯追求高售价产品，转向比较不同产品的每晶圆收入、制造成本、后端制程复杂度、合约定价弹性与产能周转效率。HBM仍是AI加速器不可替代的关键存储，但其堆叠、键合和测试流程更复杂，且长期合约限制了短期价格上行的利润传导速度。当服务器DDR5价格快速上涨时，传统DRAM可能在短期内提供更高的资本回报。
因此，三星电子与SK海力士提高DDR5优先级，更接近对边际产能的动态优化，而不是从HBM战略撤退。未来市场需要关注三项变化：服务器DDR5缺口能否持续、HBM长期合约价格是否上调，以及后端测试产能能否同步扩张。若AI基础设施继续同时拉动加速器和通用服务器，HBM与DDR5并行增长的格局可能延续，存储厂商的盈利差异将更多取决于产品组合和执行效率。
原文标题：Samsung, SK Hynix prioritize DDR5 as margins near HBM levels
原文媒体：DIGITIMES
