AI数据中心为何转向800V HVDC？解析数据中心电源架构与SiC/GaN技术趋势

上图展示了服务器机架架构在第一代和第二代中的演进历程。第一代架构采用开放计算项目（OCP）开放机架供电架构，该架构已在超大规模数据中心部署。每个供电机架通过三相输入供电，并容纳多个电源单元（PSU），每个电源单元则由单相输入供电。机架向母线输出直流电压（例如50V），该母线同时连接IT设备单元和电池单元。当前采用5.5kW ORv3-HPR电源单元的架构，也可升级至12kW电源单元以提供更高功率。例如，配备12kW电源模块的4个电源架可提供总计288kW的机架供电能力。

AI芯片的发展趋势要求PSU和机架电源进行升级。当机架电源功率超过250kW时，空间就成为了限制因素，同一机架内难以容纳所有电源和计算组件，因此将供电组件与计算机架分离成为必然选择。第二代的HVDC Sidecar，内置电源单元（PSU）、电池备份单元（BBU）及电容器组单元（CBU）。其中PSU功率可达30kW，采用三相交流输入与HVDC输出。Sidecar提供了更多的空间，可将功率扩展至1MW，同时为计算机架腾出更多空间以容纳更强大的计算能力。

Sidecar的HVDC输出通过busbar连接至计算机架，这意味着需要额外的转换阶段将HVDC降压至50V，图中所示的Generation 2a和Generation 2b，分别代表HVDC至50V转换的不同实现方案。G2a型基于当前的50V服务器连接，HVDC至50V的转换通过安装在计算机机架侧面侧的DC/DC转换架完成。该方案利用现有50V服务器基础同时，加速并简化HVDC Sidecar架构的应用。随后，G2b方案接续实施，将HVDC至50V的转换功能以中间母线转换（IBC）的形式集成于服务器内，可采用模块化设计或降压转换器解决方案。

以下通过具体实例，列举每一代PSU和机架的实施拓扑结构及器件选择推荐。

当前一代服务器的PSU大多遵循ORv3-HPR标准。该标准中，多数规格（包括输入输出电压及效率指标）与前代ORv3 3kW的规范保持一致。但针对AI服务器需求进行了更新，例如更高功率与峰值功率要求（后文描述），同时因与BBU机架通信方式的调整，输出电压调节范围也相应缩窄。

G1架构的PSU由三相输入（400-480 Vac L-L）供电，但每个电源单元的输入仍为单相（230-277 Vac）。第一代PSU中，PFC阶段通常采用交错图腾柱结构，高频桥臂选用650V CoolSiC™ MOSFET，工频桥臂则采用600V CoolMOS™ MOSFET。另一种方案是采用400V CoolSiC™ MOSFET的三电平飞跨电容图腾柱（3-L FCTP）PFC，多电平变换器允许使用更低耐压的开关器件，3-L FCTP PFC因多电平拓扑的频率倍增，可提供更高效率与功率密度优势。

针对400V优化的CoolSiC™技术，相较于CoolSiC™ 650V和750V器件，实现了更优的性能指标（FoM），如下图左所示。此外，下图右展示了器件在不同温度下的导通电阻曲线，表明CoolSiC™ 400V MOSFET的100°C导通电阻仅比25°C导通电阻高出11%。这种平坦的R_DS(on)与T_j特性曲线带来的优势在于：它使CoolSiC™ MOSFET能够采用更高的典型导通电阻R_DS(on)器件，从而实现更优的成本效益和开关性能。

DC-DC级可采用基于CoolSiC™或CoolGaN™器件的LLC拓扑（如半桥、全桥或三相LLC），其工作电压为650V；而次级全桥整流及或Oring则采用80V OptiMOS™或CoolGaN™器件。三相LLC拓扑结构凭借第三个半桥开关支路可实现更高功率输出，其三大优势在于：输出电流纹波抵消能力，以及基于半桥间耦合效应实现电流均衡。

为进一步提升机架供电能力，第二代服务器电源将采用全新的机架架构，1)电源输入由单相改为三相，以提升密度并降低成本。2)电源机架输出电压从50V提升至±400/800V，从而降低母线电流、损耗及成本。

上图展示了适用于三相输入与HVDC输出的第二代PSU拓扑示例。PFC级常采用维也纳变换器拓扑，其优势在于横管可承受半母线电压，可采用650V背靠背CoolSiC™ MOS；输入二极管选用1200V CoolSiC™二极管，兼具结构简洁与成本优势。另外还可以将输入侧二极管替换为1200V CoolSiC™ MOS，可显著降低导通损耗从而提升效率。

LLC级可配置为两个交错（并联）或两个级联（串联）的形式。在交错并联中，每个LLC跨接于全母线电压约860V，原边采用1200V CoolSiC™ MOS。在串联中PFC输出采用分裂电容，将两个LLC级串联连接，原边使用650V CoolGaN™器件或CoolSiC™ MOS。原边无论采用串联或并联LLC方案，两个LLC副边均可并联连接：

■ 400V输出时：同步整流采用650V CoolSiC™或CoolGaN™器件，Oring采用同规格器件。

■ 800V输出时：采用1200V CoolSiC™ MOSFET

在维也纳型和T型PFC中，两个背靠背的650 V CoolSiC™ MOS可被650V CoolGaN™双向开关（BDS）替代，该器件是常闭式单芯片双向开关，将两个芯片的Drain级进行内部集成。这意味着单颗CoolGaN™ BDS可替代四颗分立功率开关实现同等导通电阻R_DS(on)，其优势在于以R_DS(on)/mm²为衡量标准时具备极高效的芯片面积利用率。

CoolGaN™已经成为PSU的最佳选择，GAN器件在更高开关频率下能实现最高效率，从而支持更高功率密度的转换器设计，且不会降低转换效率。

除了AI电源的额定功率显著提升外，GPU还会产生更高的峰值功率并引发高瞬态负载功率阶跃。因此，DC-DC级输出必须具备足够的动态响应能力，同时电压过冲与欠冲必须保持在规定限值内。通过使用CoolGaN™器件提升开关频率可增强DC-DC级输出动态响应，从而扩大控制环路带宽。英飞凌8kW PSU参考设计采用CoolGaN™实现高频LLC方案，即为该原理的实证。

CoolGaN™器件凭借其卓越的性能指标（FoM）以及在硅、碳化硅和氮化镓器件中最低的开关损耗，轻松满足更高开关频率的要求。尤其在软开关LLC中，CoolGaN™具有最低的输出电容电荷（Qoss），这对更轻松实现零电压开关（ZVS）至关重要。由此可实现更精确的死区时间设定，从而消除不必要死区时间的导通损耗。

采用400V CoolSiC™ MOS的三电平飞跨图腾柱PFC（3-L FCTP PFC）相较于650V和750V CoolSiC™的器件，可实现更高密度与效率优势。通过优化电感器设计（尺寸、材料和绕组）并在三电平拓扑中选择具有较低开关损耗的400V SiCMOS器件，实现了平坦的效率曲线，峰值效率>99.3%，满载效率>99.15%。

650 V SiC MOS在PFC阶段的背靠背开关发挥关键作用，1200 V CoolSiC™ MOS和二极管则用于维也纳/T型PFC的竖管。DC-DC级同样需要650V或1200V SiC MOS作为初级侧开关及次级侧同步整流器，具体取决于LLC配置和输出电压。下图展示了CoolSiC™ MOS在室温与高温环境下同步整流工作模式中，相较竞品的开关损耗对比测试。英飞凌的SiC MOS呈现开关损耗的明显降低，有效降低三相高压系统中PFC与LLC的损耗。

目前英飞凌第二代1200V SiC MOSFET包含五个封装，有传统的TO263和TO247封装可选，也有创新的顶部散热封装(单开关和半桥拓扑)可供选择，R_DS(on)范围从4mΩ至234mΩ，适合在高功率密度内实现低损耗和高效率。