台积电营运/先进封装技术暨服务副总经理何军在2026 OCP APAC峰会上发表演讲。图片来源：Joseph Chen
AI算力持续推高芯片整合复杂度，先进封装的竞争边界正从单一封装技术延伸至材料、印刷电路板（PCB）、散热、系统甚至机架级验证。8月11日，台积电营运/先进封装技术暨服务副总经理何军在中国台湾地区台北举行的2026 OCP APAC峰会上表示，CoWoS与SoIC在快速扩产的同时，也面临玻纤布、ABF/ADF载板等材料供应紧张、异质材料热机械特性不匹配，以及AI产品迭代周期持续缩短等新挑战。台积电正在把3DIC开发由传统串行流程转向供应商、设备商、系统整合商与客户并行参与的模式，使CoWoS-L等技术的开发周期由过去约两年压缩至约一年。
CoWoS材料风险上升：多源供应同时带来一致性挑战
何军指出，AI需求激增导致全球玻纤布供应趋紧，CoWoS核心玻纤布供应正从过去相对集中的单一来源，扩大至五家以上供应商。多源采购能够降低单一供应中断风险，但不同厂商材料的热膨胀系数、弹性模量等物理特性并不完全一致，若组合不当，可能改变封装应力分布，影响翘曲、共面性与组装良率。
因此，台积电的策略并不是简单增加供应商数量，而是同步建立跨材料、封装与系统层级的验证体系。新材料在导入前，需要同时接受封装层和系统层验证，确认其在实际PCB、散热结构和工作负载下仍保持可靠性。对大型AI封装而言，这类验证的重要性正在快速上升，因为封装尺寸越大、材料种类越多，热机械失配带来的风险越明显。
台积电在会上展示2030年半导体平台市场结构，HPC/AI预计占比最高。图片来源：Joseph Chen
3DIC开发由串行转向并行，CoWoS-L周期压缩至约一年
传统开发流程通常在封装技术完成阶段性验证后，系统整合商才开始大规模介入。随着AI芯片产品周期缩短，这种“元件完成—封装验证—系统验证”的串行模式已难以满足年度迭代节奏。何军表示，台积电正在把供应商、设备厂和系统整合商更早纳入资格认证规划，在3DIC技术尚未最终定型前，就提前定义PCB、散热与机械边界条件，并通过系统反馈同步修正封装设计。
这一变化的核心是系统技术协同优化（STCO）。AI芯片的可靠性不能只在元件层判断，因为GPU、CPU、散热器、PCB厚度和机架运行工况都会改变封装所承受的机械与热应力。台积电希望在量产前把实际系统条件纳入3DIC验证，减少开发后期才出现裂纹、崩边、翘曲或可靠性异常的风险。
SoIC继续缩小键合间距，3D堆叠进入更高密度阶段
SoIC路线图显示，混合键合持续向更小间距演进。图片来源：Joseph Chen
何军在会上表示，SoIC混合键合相较传统2.5D互连可提供约56倍互连密度和约5倍能效。6微米键合间距已进入高量产，下一阶段将向4.5微米推进，并计划在2029年支持A14对A14堆叠。台积电官方资料也显示，SoIC通过更短的芯粒间连接降低寄生效应，可提高带宽与电源完整性，并与CoWoS等后段3DFabric平台组合使用。
与单纯扩大封装面积相比，SoIC的意义在于把部分逻辑功能沿垂直方向堆叠，从而提高单位面积算力与互连密度。对于AI系统，这能够减少数据在芯粒之间移动的距离，但也会使热管理、键合质量和已知良品晶粒（KGD）筛选变得更加关键。
Chiplet不仅突破光罩尺寸，也成为成本与性能共同优化工具
Chiplet方案可降低先进节点迁移的晶粒成本，但会增加一定封装成本。图片来源：Joseph Chen
台积电现场展示的成本模型显示，将大型SoC拆分为Chiplet后，可以把模拟、I/O等不需要最先进制程的模块留在较成熟节点，仅把核心计算部分迁移到新节点，从而减少先进制程晶粒面积。示例中晶粒成本降至约0.76倍，新增封装成本约为原方案的1.02倍，综合节省约22%。这一结果属于特定假设下的示意模型，实际节省幅度仍取决于晶粒尺寸、良率、封装结构和产品设计。
更重要的是，Chiplet为系统带来了“晶粒匹配”空间。大型封装包含多个晶粒，客户可通过筛选和配对算法，把性能分布不同的晶粒组合成更一致的系统级产品。何军指出，随着集成晶粒数量上升，单纯追求元件良率已不足以支撑整个系统，最终目标是控制整套并行计算系统的综合失效率。
产能持续翻倍后，CoWoS供给接近需求但尚未完全消除缺口
台积电展示CoWoS与SoIC产能增长趋势。图片来源：Joseph Chen
何军表示，过去数年台积电CoWoS和SoIC产能几乎持续高速扩张，现场资料显示2022年至2027年间CoWoS等效12英寸晶圆产能复合年增长率超过80%，SoIC超过90%。目前多项已进入高量产的AI客户产品CoWoS良率超过98%，部分达到99%左右，供给已“非常接近”客户需求，但尚未完全消除缺口。
在尺寸扩展方面，台积电2026年北美技术论坛已确认5.5倍光罩尺寸CoWoS进入生产，并计划继续扩大。公司官方路线图显示，14倍光罩尺寸CoWoS预计于2028年投入生产，可整合约10颗大型计算晶粒和20组HBM堆叠，2029年再进一步扩大到超过14倍光罩尺寸。随着封装持续变大，玻纤布、ABF/ADF载板、HBM以及散热与供电系统的协同将成为产能扩张能否真正转化为有效出货的决定因素。
产业观察：先进封装竞争已进入“系统工程”阶段
从OCP APAC峰会释放的信息看，AI先进封装的瓶颈正在从单一制程转向系统协同。中介层不再只是被动连接层，而开始整合局部硅桥、集成式电压调节器、电容，并向硅光子延伸；封装可靠性也不再只由晶粒和基板决定，而与PCB、散热、供电和机架级运行条件紧密相关。
这意味着，台积电未来的竞争力不仅取决于CoWoS与SoIC产能扩张速度，还取决于能否把材料商、设备商、封测环节、系统厂商与客户的验证周期同步起来。OCP提出的开放协作模式，为芯粒接口、先进封装、散热与系统验证提供了跨企业共同标准的讨论平台。随着AI产品维持年度甚至更快的迭代节奏，谁能更早定义系统边界、缩短验证闭环并稳定管理多源材料，谁就更有机会把技术领先转化为持续量产能力。
