从边缘智能到云端融合，RISC-V 在 AI 领域的落地纪实

电子发烧友网报道（文 / 吴子鹏）第五届滴水湖中国 RISC-V 产业论坛已经闭幕，然而围绕 “RISC-V 在 AI 领域的发展机遇” 这一话题的讨论仍在持续。从服务器算力、边缘 SoC 到国产化通信控制芯片，一系列落地产品印证：RISC-V 已经走出早期 MCU 小众赛道，全面进军端侧、边缘乃至服务器 AI 市场，成为物理智能、离线大模型推理时代不可或缺的算力底座。

从 “小脑” 控制到 “大脑” 推理，RISC-V 的 AI 想象力

在第五届滴水湖中国 RISC-V 产业论坛的圆桌讨论环节，芯来科技创始人胡振波指出，RISC-V 的发展轨迹与 ARM 相似，目前嵌入式领域已是其绝对基本盘，并在 AP（应用处理器）和服务器领域开始萌芽。而在 AI 时代，这种 “无处不在” 的特性被进一步放大。

资本市场嗅觉敏锐。华山资本合伙人王志伟与灵睿智芯联合创始人李华庆均认为，场景定义清晰、产业链完整、且对成本敏感的领域，将最快迎来 RISC-V 的爆发。例如智能安防赛道，视觉算法已高度收敛且软件栈形成闭环，完美契合 RISC-V 开放免费、可定制的优势。而在机器人赛道，率先迎来落地的并非搭载复杂 “大脑” 的人形机器人，而是场景明确的工业机器人以及负责 “小脑” 关节控制的方案。

针对当下热度极高的具身智能，业界形成共识：RISC-V 既能切入 “大脑”，也可承载 “小脑” 功能，但整体演进路径将是“先小脑，后大脑”。从神经节反射控制到多传感器融合预处理，RISC-V 在端侧实时控制层面具备天然低时延优势，能够有效分担主算力芯片负载。

谈及 RISC-V 与大模型的结合，超睿科技软件总监夏鸣远从硬件视角剖析端侧设备面临的三大制约：成本敏感性、时延要求、功耗限制。芯片设计阶段往往为控制成本缩减内存带宽，但模型数据规模持续增长，造成硬件 “难以支撑持续演进的应用场景”。更为关键的是，大模型推理需要频繁读取权重信息；即便模型经过深度压缩，权重仍会占用大量内存空间，每一次 Token 预测都会产生海量权重数据在内存与处理器之间传输。

硬件落地多点开花：国产 RISC-V AI 芯片进入量产兑现期

本次论坛集中亮相的多款产品，清晰勾勒出 RISC-V AI 算力的三层布局：连接层、边缘 SoC 层、服务器 CPU 层。

蓝芯算力 LX500：全球首款量产 RISC-V+AI 原生融合服务器 CPU

传统 AI 服务器普遍采用 “CPU + 独立 PCIe 加速卡” 架构，存在数据搬运时延高、算力空转率超 40%、整机 TCO 高昂等痛点。LX500 依托 48 核异构架构重构服务器算力：32 颗性能核搭配 16 颗能效核，片内原生集成 AI 算力模块，实现通用计算与 AI 推理一体化。

芯片具备 75TOPS INT8 推理算力，CPU 与 AI 模块共享内存，实现数据零拷贝；支持 DDR5 与 CXL 2.0 扩展，最大寻址空间 2TB，可原生承载万亿参数大模型。同时搭载完整服务器级 RAS 特性，兼容国密与国际加密算法，满足 7×24 小时不间断稳定运行。目前搭载 LX500 的整机已在合肥联想联宝工厂实现量产交付，打通从芯片到整机的国产化全链路。

进迭时空 K3：高性能边缘 AI 旗舰 SoC，创下多项全球第一

进迭时空全栈自研的 K3 是面向边缘 AI 与具身智能的新一代 SoC，同时是全球首颗符合 RVA23 Profile 标准、支持 1024bit RVV 向量扩展、原生支持 FP8 推理、具备完整硬件虚拟化能力的量产 RISC-V 芯片。芯片搭载 8 颗等效 A76 高性能大核，AI 算力 60TOPS，原生支持 4K 显示，配备丰富工业、机器人外设接口。

产品主攻两大方向：AI NAS、安防 NVR、医疗设备等通用边缘计算场景；人形机器人、工业搬运机器人、无人机等具身智能终端。其前代 K1 累计出货突破 15 万颗，印证企业具备大规模商业化交付能力，K5、K7 迭代规划也已启动。

时擎科技 PT153S：RISC-V 内核驱动全国产 USB 千兆网卡

除核心算力芯片外，RISC-V 同样承担国产化连接底座的重任。PT153S 采用自研 RV32IMAC RISC-V 内核作为主控单元，集成 USB3.2 Gen1 与千兆以太网双 PHY，实现从设计、流片到封装全流程国产替代。芯片外围电路精简、封装尺寸小巧，实测吞吐性能对标海外同类产品，休眠功耗低至 10mW，适配信创主机、工业主板、扩展坞等设备。产品量产后仅 3 个月出货突破 100 万片，充分验证市场对 RISC-V 国产化外围芯片的旺盛需求。

软件生态：跨越 “开箱即用” 的最后一道坎

硬件快速迭代的背后，软件生态短板依然突出。红帽首席软件工程师、RISC-V 国际基金会大使傅炜直言，随着 RVA23 与 Vector1.0 标准落地，RISC-V 底层软件基础设施已经基本就绪，但当前开发者真实体验依旧是 “需要手工部署，内核主线支持不完善”。

超睿科技软件总监夏鸣远提出核心痛点：软硬件适配边界问题。大量 NPU 硬件软件栈未针对 RISC-V 优化且处于闭源状态，导致适配全新硬件周期漫长，与 RISC-V 开放协作的核心理念相悖。

想要真正实现 “开箱即用”，破局关键在于打通操作系统到大模型之间的适配层级。只有主流 AI 框架、编译器与 RISC-V 向量扩展（RVV）、矩阵扩展（AME）完成无缝适配，RISC-V 的硬件性能优势才能真正转化为开发者生产力。

技术竞争归根结底是人才竞争。由复旦、交大、上科大共建的 “上海创芯学院” 在本次论坛备受关注。在 RISC-V 教学领域，创芯学院不仅引入基于 RISC-V 的《计算机组成原理》课程，更重要的是联合企业开设工程实践课程，支持学生依托企业 RISC-V 课题开展流片实训。正如戴伟民博士所言：AI 时代，人类不是和 AI 竞争，而是与 “懂得驾驭 AI 的人” 竞争。创芯学院引入 AI 赋能芯片设计相关课程与算力平台，持续为 RISC-V 产业输送兼具硬件认知、AI 知识与实操能力的复合型后备人才。