SK海力士借力英特尔EMIB突围HBM封装瓶颈，混合键合技术成破局关键

【科技纵览】当人形机器人在真实的半程马拉松赛道上与人类选手并肩奔跑，并且最终以超越人类世界纪录的50分26秒完赛，这已经不是科幻电影中的场景了。而在一年前的同样比赛中，我们还在嘲笑机器人跑步像“醉汉”，短短一年时间机器人进步速度之快，令人咋舌。其背后所展现的技术突破，远比比赛本身更具深远意义。尤其值得关注的是，2026北京人形机器人半程马拉松比赛，参赛队伍总数超过100支，近四成队伍搭载自主导航技术，智能化水平显著提升，这更是5G-A（5G-Advanced）网络技术在高速移动、高并发、高可靠场景下，对具身智能产业提供支撑的一次关键性验证。5G-A网络：具身智能的“云端运动神经”具身智能机器人要实现真正的自主化，其核心瓶颈往往不在于本体的机械结构，而在于数据流的实时性与可靠性。一台人形机器人在奔跑过程中，需要实时处理海量的激光雷达、视觉摄像头、IMU等传感器数据，并进行毫秒级的决策。这对于本体的算力与能耗是巨大的挑战，因此云、端协同是当下的最优选择。

在Hot Chips 2026大会的聚光灯下，SK海力士封装工程副总裁Jaesik Lee并未过多沉溺于过往荣耀，而是将目光投向了更为棘手的物理极限。他展示的简报直指核心：借助英特尔EMIB等先进封装技术，SK海力士正试图重塑下一代HBM解决方案的未来形态，甚至预言行业即将迈入3D封装的新纪元。

回顾当下，HBM之所以成为AI算力的“宠儿”，并非偶然。相较于传统的GDDR6方案——后者虽能提供24GB容量和768GB/s带宽，但体积庞大且功耗惊人——配备四个堆叠的HBM3E方案不仅节省了一半空间，更将容量推升至144GB，带宽飙升至4TB/s。这种通过TSV（硅通孔）将多个DRAM IC垂直堆叠，并经由2.5D封装安置在同一硅中介层上的架构，本质上是用空间换性能，用复杂度换效率。每个模块包含1024个IO和16个通道，通过PHY连接至XPU，构成了当前高性能计算的基石。

然而，随着HBM4时代的到来，挑战呈指数级增长。作为顶级产品，HBM4的DRAM密度高达24Gb，单颗容量最高达36GB，IO位总数增至2048个，速度提升至8Gbps，带宽突破2TB/s。但这背后是封装高度增至775微米、尺寸扩大至12.8x11平方毫米的现实。更棘手的是，为了容纳超过2万个TSV和16,148个底部微凸点，集成的复杂度远超HBM3E。尽管带来了40%以上的功耗效率提升和14%以上的耐热性改善，但热阻问题如同悬顶之剑。

目前主流的两种封装工艺——热压键合+非导电膜（TC+NCF）与整体回流+模塑底部填充（MR+MUF），各有优劣。前者抗翘曲能力强，但热阻高、良率低；后者生产效率高、热阻低，却易受芯片翘曲困扰，间隙填充亦存缺陷。SK海力士在16-Hi HBM3E中采用的先进MR-MUF工艺，虽引入了翘曲控制和细间距互连技术，将芯片厚度缩减至0.9倍、间隙高度减半，但在面对每两代近乎翻倍的带宽需求时，仍显吃力。数据显示，现有工艺带来的热负担增加了2.2倍，TSV区域面积的持续扩张进一步挤压了散热空间。

破局之道，在于材料学与结构学的双重革新。SK海力士正在押注混合键合（Hybrid Bonding）技术。与MR-MUF相比，混合键合允许核心芯片厚度增加24%，同时将TSV间距压缩至18微米以下。即便堆叠层数继续攀升，其热阻仍能降低35%。此外，针对局部热点，SK海力士开发了名为I-HBM的缓解技术，通过在HBM D2D PHY区域嵌入高导热且电绝缘的冷却组件，构建专用散热路径，额外降低30%以上的热阻。这一思路与三星的HPB技术异曲同工，旨在从微观层面解决宏观散热难题。

值得注意的是，SK海力士在展示2.5D HBM方案时，特意将英特尔的EMIB技术与CoWoS系列并列提及。这一细节耐人寻味，毕竟业界早有传闻称英特尔与SK海力士可能在存储领域成立合资公司。若此事成真，EMIB技术在应力控制上的优势或许能为HBM/中介层的稳定性提供新解法。

展望未来，3D集成将是终极目标。一旦先进逻辑与封装技术成熟，直接在加速器之上堆叠HBM将成为可能。这不仅要求TSV数量翻倍、逻辑工艺优化以解决PDN挑战，更需要设计、材料、客户工艺与中介层技术之间的深度协同。从某种角度看，HBM技术的演进已不再仅仅是存储厂商的单打独斗，而是一场涉及整个半导体产业链的系统性工程。随着堆叠向16-20层高度演进，唯有通过无处不在的电源TSV和MLMO等新兴技术，才能在更高功率密度与带宽需求的夹缝中，找到那条通往未来的窄门。