SK海力士HBM路线图提速：引入EMIB封装，剑指3D集成新纪元

【区角快讯】当AI算力需求呈指数级爆发，存储芯片的封装技术正成为打破性能瓶颈的关键钥匙。据Wccftech披露，SK海力士近期对其高带宽内存（HBM）的技术演进路径进行了深度剖析，核心策略在于加速引入英特尔的EMIB封装方案，并将3D垂直集成立为长远战略锚点。

现行的HBM架构依赖硅通孔（TSV）工艺，将多层DRAM芯片堆叠于基础裸片之上，极限层数可达16层。这些模块与GPU、TPU等计算单元（统称XPU）彼此独立，借助2.5D封装技术共置于同一中介层上。每个HBM模块拥有1024位I/O接口，划分为16个通道，经由物理接口层（PHY）与XPU实现互联。然而，即将到来的HBM4标准将迎来自2015年问世以来的最大规格跃升，其I/O接口宽度将翻倍至2048位，这对信号完整性提出了极高挑战。

在封装工艺的博弈中，目前主要存在两条技术路线：一是热压键合配合非导电膜（TC+NCF），二是整体回流焊配合模塑底部填充（MR+MUF）。前者虽能有效抑制芯片翘曲，却面临热阻偏高及生产效率低下的困境；后者则在效率与散热表现上更优，但更容易遭遇翘曲变形及间隙填充不均的质量隐患。

面向未来，SK海力士计划采用混合键合技术，旨在彻底消除堆叠中的凸块结构并进一步缩小间距。与此同时，公司正在研发名为“I-HBM”的局部散热解决方案，其理念类似于三星的HPB方案，意在优化热量传导路径，从而更高效地分散热能，为更高密度的芯片堆叠扫清障碍。

在2.5D封装生态方面，除了传统的CoWoS-L、CoWoS-R和CoWoS-S方案外，SK海力士已正式纳入英特尔的EMIB技术，极大地丰富了异构集成的选择空间。值得注意的是，市场传闻指出，SK海力士可能与英特尔在存储领域组建合资企业，以深化双方合作。此外，效仿三星的策略，SK海力士也在积极探索3D垂直堆叠方案，试图将HBM直接置于计算模块上方，以期突破现有封装架构在带宽与能效上的双重天花板。