IC Coder 正式支持调用安路 TangDynasty（TD），打通国产 FPGA 全流程 AI 研发

IC Coder 模型（FPGA 领域专用微调模型）+ IC Coder Harness（FPGA 原生 Harness），协同接入国产 FPGA EDA 主要工程环节

本次功能更新，IC Coder 正式上线安路 TangDynasty（TD）本地调用能力。

IC Coder 可在安路 TD 已完成本地安装、正确配置并满足适配要求的环境中调用该工具，将工程创建与接管、RTL 和约束管理、综合、映射、布局布线、时序与资源分析、Bitstream 生成纳入统一的 AI 研发流程。

用户可以通过自然语言派发 FPGA 研发任务。IC Coder 可在用户授权范围内组织工程、调用本地 EDA 工具、读取日志与报告，并根据实际结果执行受控修正与重跑。

从自然语言需求到国产 FPGA 工程与 Bitstream，IC Coder 正在把 AI 进一步带入国产 FPGA 研发主流程。

如希望使用或者采购该工具产品，

请扫码填写需求信息

IC Coder 的 FPGA AI 研发核心由两部分共同构成：IC Coder 模型（FPGA 领域专用微调模型）+ IC Coder Harness（FPGA 原生 Harness）。

IC Coder 模型（FPGA 领域专用微调模型）负责理解需求、器件、RTL、约束、日志与工程结果；IC Coder Harness（FPGA 原生 Harness）负责组织项目上下文、任务、工程文件、本地工具调用、状态跟踪与迭代执行。两者协同后，用户的自然语言需求可被转化为面向本地安路 TD 的工程任务与执行步骤。

本次能力更新进一步衔接了需求理解、工程生成、EDA 执行、报告分析、问题修正与工程交付等环节，推动 AI 从 FPGA 设计与验证继续延伸至工程实现。

围绕国产 FPGA 工程的核心研发流程，IC Coder 可在用户授权且本地环境满足适配要求的前提下调用安路 TD，协同推进以下六类工作。

工程与环境：识别 TD 安装环境与版本，检查器件和工程目录，新建 TD 工程或接管已有工程，统一管理源文件、约束、Run、日志和产物。

RTL 与既有 IP：生成或维护 Verilog、SystemVerilog、VHDL、头文件目录和已有 IP 输入，检查顶层模块、文件关系与工程组织。

ADC / SDC 约束：基于用户提供并确认的目标器件、板卡、Pinout 及工程资料，生成、修改与检查 ADC 物理约束和 SDC 时序约束，管理管脚、电气标准、时钟和时序例外。

综合与布局布线：调用 TD 推进综合、优化、映射、打包、合法化、布局、布线和物理优化，并根据任务目标组织运行策略。

资源、时序与 QoR：读取面积、资源、逻辑层级、时钟、关键路径和时序报告，将问题关联至 RTL、ADC、SDC 或执行脚本，为工程分析与收敛提供依据。

Bitstream 与工程交付：在前置工程条件满足时调用 TD 执行 Bitstream 生成，并整理工程、脚本、日志、报告和配置文件，保留来源 Run、路径与校验信息，形成可复跑、可追溯的工程资产。

图 1｜IC Coder 调用安路 TD 可协同推进工程与环境、RTL 与既有 IP、ADC / SDC 约束、综合与布局布线、资源与时序分析以及 Bitstream 交付。

如希望使用或者采购该工具产品，

请扫码填写需求信息

EDA 工程需要基于工具结果持续推进。IC Coder Harness（FPGA 原生 Harness）可记录安路 TD 的运行状态、原始日志和阶段报告，并由 IC Coder 模型（FPGA 领域专用微调模型）分析环境、器件、输入文件、Tcl、ADC、SDC、综合、物理实现、时序及 Bitstream 等相关问题。

在用户授权范围内，IC Coder 可据此修改受影响的 RTL、顶层模块、文件清单、约束或执行脚本，并从相应阶段重新运行。执行过程可保留对应的日志、报告与产物，便于工程师查看任务推进、问题定位及结果变化。

图 2｜IC Coder 模型（FPGA 领域专用微调模型）与 IC Coder Harness（FPGA 原生 Harness）协同调用本地安路 TD，日志与报告持续回流，为工程修改与受控重跑提供依据。

用户可在 VS Code 中打开 IC Coder，选择新建目录或已有工程目录，并通过自然语言说明研发目标、目标器件、已有资料及完成标准；IC Coder 将在用户授权范围内调用本地安路 TD 执行相关任务。

图 3｜调用安路 TD 的四步使用方式：打开 IC Coder、选择新目录或已有 TD 工程、用自然语言派发任务，并查看工程、报告与 Bitstream。

用户可以直接描述整体研发目标，由 IC Coder 结合当前工作区和工程上下文展开任务。完整、准确的器件、板卡、Pinout、时钟、电气标准及完成条件，有助于提升工程执行的准确性。

在本次真实工程演示中，IC Coder 首先对既有安路 TD 工程进行只读核验，确认工具版本、目标器件、顶层设计、RTL / IP、ADC 约束及历史构建状态，为后续执行建立一致的工程基线。

图 4｜IC Coder 对既有安路 TD 工程进行只读核验，识别工具版本、目标器件、顶层设计、工程输入及历史构建状态。

完成工程核验后，IC Coder 调用本地安路 TD 推进综合、物理实现与 Bitstream 生成，并结合真实日志与报告汇总时序、资源、产物及问题处理结果。

图 5｜IC Coder 调用本地安路 TD 完成综合、物理实现与 Bitstream 生成，并汇总本次真实构建的时序、资源、产物及问题处理结果。

IC Coder 是安路科技“大学计划”官方合作伙伴。围绕国产 FPGA 教学实践、创新竞赛、工程案例与人才培养，IC Coder 与安路科技持续推进合作。

该能力面向高校教学实践与工程研发场景。高校师生可在国产 FPGA 工具和工程结果的基础上开展 AI + FPGA 实践；工程师可使用 IC Coder 协同推进工程组织、约束、实现、报告分析与问题修正，将更多精力投入架构、创新和关键决策。

这也是 IC Coder 完善多厂商 EDA 交互能力、服务国产 FPGA 生态的重要一步。

如希望使用或者采购该工具产品，

请扫码填写需求信息

已在本地安装并正确配置受支持版本安路 TangDynasty（TD）的用户，可在 VS Code 插件市场搜索“IC Coder”；完成安装后，打开新建目录或已有安路 TD 工程目录，并通过自然语言派发任务。

图 6｜在 VS Code 插件市场搜索“IC Coder”，即可安装并开始使用。

完整安装与使用教程，可前往 IC Coder 官网文档中心：iccoder.com。

感谢每一位用户对 IC Coder 的信任与支持。每一份肯定、建议与期许，都是 IC Coder 持续探索、不断进步的重要动力，也让我们始终坚守初心。在 AI for FPGA 这片需要深潜的领域，我们深知唯有专注，方能致远。

IC Coder 将始终秉持长期主义，在持续尝试、深入思考与工程验证中踏实前行，持续完善 IC Coder 模型（FPGA 领域专用微调模型）、IC Coder Harness（FPGA 原生 Harness）以及国产 EDA 工具链协同能力，以可靠、可验证、可持续演进的产品能力回应用户信任。

正如王阳明所言：“此心不动，随机而动。”

面对技术浪潮，我们保持定力；面对用户需求，我们敏捷响应。路虽远，行则将至。

如希望使用或者采购该工具产品，

请扫码填写需求信息