三星电子记忆体产品规划部门副总裁Jangseok Choi（崔璋石）于SEMICON Taiwan记忆体高峰论坛进行主题演讲，并提出「CUBE」策略，并推动3D架构发展，打造下一代3D记忆体与储存解决方案，包含zHBM及zNAND-O，解决AI资料中心及装置端AI（on-device AI）不同环境下的瓶颈，大幅提升效能。
「CUBE」策略主要聚焦Capacity（容量）、Utilization（利用率）、Bandwidth（频宽）、Efficiency（效率）四大关键面向。Jangseok Choi指出，Capacity是透过垂直扩展，在不增加印刷电路板面积的情况下提升容量；Utilization是指3D不是单纯的堆叠，而是架构的优化，透过最佳化逻辑芯片与记忆体的配置，降低延迟；Bandwidth则指缩短芯片之间的距离，以垂直的高速通道取代水平传输，大幅提升频宽；Efficiency则聚焦在功耗与散热技术，将单一位元数据传输所需的能耗降到最低，最大化每瓦效能（ Performance per Watt）。
Jangseok Choi表示，三星已出货业界首款12层HBM4E样品，当每个GPU配置4个HBM4E堆叠时，系统可提供高达16 TB/s的频宽。比起HBM4，HBM4E每瓦效能提升20%，热阻降低10%；至于下一代HBM5，三星则已着手开发。相较于HBM4E，HBM5目标是效能提高2倍，每瓦效能提升20%，热阻降低 20%。
目前传统HBM采2.5D架构，将记忆体与处理器并排放置，为了缩短两者之间资料传输的距离，三星以全新架构开发出zHBM，将记忆体直接堆叠在处理器之上，透过大幅缩短资料传输的距离，实现效能与能源效率的跃进。这种从2.5D到垂直3D整合的转变，重塑了记忆体与运算芯片的互动方式。与HBM4E相比，zHBM目标是将效能最高提升8倍、每瓦效能提升3倍，热阻降低75%~90%。
至于三星最新一代V10技术，专为满足AI时代高容量、高效能和低功耗的需求而生，采用全新的键合（Bonding）技术，位元密度（ bit density ）比前一代大幅提高58%，I/O速度提升33%，功耗下降25-26%。
Jangseok Choi指出，三星进一步提出3D储存解决方案zNAND-O，结合V10 BV-NAND以及直通硅晶穿孔（TSV）技术。zNAND-O采用3D封装技术，透过TSV垂直堆叠多个V-NAND芯片。zNAND-O与神经网路处理器（NPU）透过UCIe标准介面，整合在单一封装之中，可满足严苛的AI工作负载所需要的扩展性与频宽。三星宣布，计画2028年开始推出zNAND-O样品。
除了上述产品外，三星在技术上则采用晶圆对晶圆键合（Wafer-on-Wafer Bonding），突破间距的限制，以及透过混合铜键合（ Hybrid Copper Bonding，HCB），降低热阻。
点这里👆加关注，锁定更多原创内容
*免责声明：文章内容系作者个人观点，半导体芯闻转载仅为了传达一种不同的观点，不代表半导体芯闻对该观点赞同或支持，如果有任何异议，欢迎联系我们。
推荐阅读
喜欢我们的内容就点“在看”分享给小伙伴哦~
