2026 年，国产 AI 芯片的需求规模约 400 万颗，实际交付约 300 万颗，缺口在百万级。这组数字来自央视网 8 月 31 日的报道，注明出自行业调研，未具名调研机构。同一篇里还有一句，部分高端算力企业的订单，已经排到了三年后。

订单排到三年后，货交不出来。常见的解释指向晶圆产能和先进封装，这两处也确实是主因。

但账里还有一格很少被算进去，在芯片被造出来和被装进机柜之间，还有一道工序叫测试。

测试或许不是交不出货的主因，但它背上的担子，已经被 AI 芯片实实在在加重了，还很难靠堆机器解决。

一、一颗坏裸片，赔掉的是一整个模块

测试从末端质检，变成了成本控制

先算一笔很朴素的账。

假设选入模块的每颗裸片实际合格概率均为 95%，各颗失效相互独立，堆叠内无冗余修复，也暂不计封装环节新增的缺陷。把二十颗这样的裸片装进同一个多芯片模块，模块一次通过的概率是 0.95 的二十次方，约等于 35.8%。

每一颗都是九成五，合起来只剩三成五。良率不是被平均的，是被相乘的。

图1：良率是被相乘的　注：35.8% 为 0.95 的 20 次方。假设每颗裸片实际合格概率 95%、失效相互独立、堆叠内无冗余修复、不计封装新增缺陷；算术推演，非任何具体产品的实测模块良率。

对单芯片时代来说这不构成问题，一颗坏了就扔那一颗。但先进封装把这个逻辑整个掀翻了。今天一颗 AI 加速芯片是一颗 GPU 裸片、围在四周的高带宽内存堆叠、加上底下的硅中介层，封成一个模块。Teradyne 存储事业部产品市场经理 Hanh Lai 描述过这个典型结构：一颗 GPU，被八个 HBM 堆叠围着。

关键不在数量，在价钱。据行业媒体 Semiconductor Engineering 今年 5 月的报道，HBM 目前占到 AI 芯片成本的近一半。它已经占了模块成本的很大一部分，而一处缺陷可能连带损失其他昂贵部件。

再往堆叠内部看一层，乘数更狠。一个 HBM 堆叠由一颗逻辑基底裸片托着八到十六颗 DRAM，所有测试通路都要过这颗基底裸片。Aehr Test 销售与市场执行副总裁 Vernon Rodgers 说得很直白：“确保那颗基底逻辑裸片是最高质量的，这一点至关重要。因为如果它是坏的，十六颗裸片一起扔掉。这是良率曲线上的一个巨大乘数。”

“已知良好裸片”从可选项变成强制项，是被报废成本推着走的，不只是质量标准变严。

同一篇报道里，Synopsys 负责硅生命周期管理的产品管理总监 Faisal Goriawalla 提到一项观察：来自超大规模数据中心的数据显示，HBM 故障是 GPU 故障的首要原因，复杂的垂直堆叠让它比传统 DRAM 更容易出故障，其中 TSV 缺陷导致的列失效尤其常见。这份可靠性风险，要在测试环节提前拦。

二、于是测试同时往两头跑

左移是为了别浪费料，右移是为了别发出坏货

既然发现得越晚越贵，那就往前挪，这个动作在行业里叫“左移”。Advantest 欧洲的业务开发经理 Fabio Pizza 在一篇厂商技术博客里写道：早期测试的重点是识别已知良好裸片、做裸片配对，让好的部件只和同样好的部件封在一起。

但只往前挪不够。有些失效需要在接近真实工况时才能暴露，软件交互、时序抖动、热应力，结构测试难以覆盖。所以测试同时还在往后挪，挪到老化测试和系统级测试。老化测试并不固定在某一端：晶圆级、切割后的单颗级、封装级都可以做，各家按成本和堆叠层数自选。

测试于是不再是流水线末端的一道关，而是被拆散、分布在整条链上的一串拦截点。

图2：测试同时往两头跑　注：流程为通用示意，各家封装厂的实际插入点与顺序不同；老化测试可发生在晶圆级、切割后的单颗级或封装级。

这串拦截点有多长？Semiconductor Engineering 给了一个可核的区间：一个十二层堆叠的 HBM，测试插入次数在 3 次到 12 次之间，取决于封装厂自己定的质量标准。 同样一件产品，两家封装厂能差四倍——差别来自各家在成本与风险之间的取舍，测多少次目前还没有统一答案。

而事情还在变得更难。Synopsys 的 Goriawalla 指出，定制 HBM 把基底裸片改用逻辑工艺制造，不再由 DRAM 厂提供，这加重了“已知良好堆叠”和“已知良好封装”的测试负担。

三、被拉长的是时间，而时间不容易靠加机器补

并行度要跟着往上抬，而并行度受功率与成本两头限制

前面讲的是“要测多少次”，另一个变量是每一次要测多久，两者相乘才是这一格的负担。

先把环节分清楚：结构测试（扫描测试）在自动测试设备上跑，查电路连接有没有开路短路；系统级测试是功能测试，把芯片装进接近真实使用的板卡环境里跑操作系统和目标应用；在役检测发生在数据中心的停机窗口里，已不属于产线。

时长按环节分别看。Teradyne 在其公开技术说明里给的量级是：自动测试设备的测试时间通常以 10 秒为单位，系统级测试则以 1 到 10 分钟为单位；Semiconductor Engineering 2023 年的一篇测试专题说得更宽，系统级测试在分钟级到一小时以上，自动测试设备是几十秒量级。两个口径指向同一件事，系统级测试的单颗耗时，比结构测试高一到两个数量级。

落到产线上是这样。设某条产线要维持每天 10,000 颗的产出，每台设备 16 个工位、每天计划开机 22 小时、利用率 80%：单颗系统级测试耗时 5 分钟时，一台设备一天能过约 3,380 颗，需要 3 台；耗时拉长到 20 分钟，就需要 12 台。这是标注了假设的算例，不是任何厂商的实测值，它说明的机制是，设备数固定时，产出与单颗测试时长成反比；产量固定时，所需设备数随时长同比例增长。

行业的对冲手段是把并行度也抬上去。Advantest 在其 7038 系统级测试平台的官方资料里写明，该平台最多可同时测试 720 颗器件，在约 10 分钟的测试时长下达到每小时最高 5,000 颗的吞吐。720 是该平台公布的最大并行配置，具体可用工位数仍取决于被测器件与测试条件，不能直接套用于千瓦级 AI 芯片。

工位不是想堆就能堆，两头都有限制：一头是功率与散热，下一章讲；另一头是成本，而卡点常常不在主机上。Aehr Test 的 Rodgers 举过一个晶圆测试环节的例子：为 HBM 做晶圆测试，如果没有做相应的可测试性设计，一张探针卡的花费可以到 50 万美元；用上 JEDEC 在 HBM 的 I/O 微凸块布局中预留的“牺牲测试焊盘”、并把间距拉开，探针卡成本最多可以省下 80%。他的结论是：“可测试性设计带来的是质量，但它真正带来的，是一条成本更低的路。”

这个例子在晶圆测试环节，道理却在整条链上通用：能进入哪个成本区间，很大程度上在做可测试性设计时就定下了。买不买得起，和买回来够不够用，是两件可以同时存在的事。

四、测试台自己撞上了供电和散热

功率上限直接决定了能并起来多少工位

给一颗两千瓦的芯片做测试，测试台自己得先扛得住两千瓦。Amkor 制造测试技术专家 Vineet Pancholi 给了平台级的功耗区间：平台里每一个封装都需要 300 瓦到 2000 瓦；测试中每颗裸片的热点不但影响它自己，还会影响相邻裸片，行业的应对是核门控的测试向量加上定制的风冷、液冷测试头。

内存那一侧同样在涨。FormFactor 的 Kevin Tran 谈到 HBM4 与 HBM5 时说，这两代的数据速率将超过 10 Gbps，单个 HBM 堆叠的功率可达 100 瓦；Teradyne 的 Hanh Lai 判断，从 HBM3 到 HBM4，功耗增幅可能超过两倍。

Rodgers 的比喻这里原样借用：“你看一栋十六层的楼，太阳晒在外面，中间是晒不到的。堆叠芯片正好反过来，外面被冷却，那么中间那颗裸片的热，你怎么弄出来？”

功率与散热的上限，正是工位数堆不上去的物理原因。测试头能供多少电、带走多少热，直接决定一台设备能同时插几颗；热管理跟不上时，另一条路是在流程里加入降温与稳温的等待，又把单颗占用时长拉长。两条路指向同一个结果——每天能过的颗数变少。

这也是主动温控成为测试平台卖点的原因：Teradyne 的 Titan HP 系统级测试平台把每器件千瓦级供电与逐工位的主动温控写进了产品资料，并称已在多家客户量产部署。IBM Research 的 JohnDavid Lancaster 还补了一个细节：推理负载的启停会造成很大的瞬态功率摆动，给加速器上的电源完整性电路施加压力；要在测试台上复现它，测试台的电源就得有和目标平台同一量级的动态响应能力。

五、中国在这一格的位置

四家上市公司，分处设备与服务两层

这一格有两层生意，不可混着比。设备层卖机器：测试机给芯片施加信号并判读结果，分选机与探针台把芯片或晶圆送到测试位置。服务层卖机时：自己买机器建产线，替设计公司完成晶圆测试与成品测试。前者卖资产，后者卖产能。下面四家，前三家在设备层，第四家在服务层。

四家的营收与利润增长，都不能单独证明它们已经具备 AI 或 HBM 测试能力——增长可以来自成熟品类的国产替代、并购并表、价格与结构变化。下表把“做什么”和“公开材料证到哪一步”分开列。

数据来自四家公司 2026 年半年度报告，有三处口径要说破。华峰测控归母与扣非差着约 1.73 亿元，来自非经常性损益；伟测科技归母增速低于扣非增速，上年同期的非经常性收益影响了同比比较；四家收入构成完全不同——长川含并购来的前道检测，精智达含显示检测，伟测卖的根本不是设备。这四个数只能各看各的，不能加总，也不能据此排名次。

长川科技：品类最全的那一家

长川科技是国内少见的平台型后道测试设备供应商，测试机、分选机、探针台三类都做，另有光学检测设备，并通过并购新加坡 STI 进入前道晶圆检测。按 2025 年年度报告口径，测试机收入 32.03 亿元，占当年营业收入的 60.53%。

公司把上半年的增长归到“数字测试机等多产品线销售业绩大幅度增长”。数字测试机正是面向 SoC 与算力芯片的那一类，考的是通道数、数据速率与吞吐。品类齐在当下有具体意义——AI 模块的瓶颈同时压在测试机资源、探针台的机械与热管理、分选机的处理能力上，能同时供三类的公司更容易被当成一站式对象。

财务上，上半年利润增速接近营收增速的两倍，销售净利率升到 27.82%。产品结构、并表、汇率与费用节奏都会影响这个数，要判断结构是否上移，得看 2026 年报里的分产品收入占比与毛利率变化。

华峰测控：模拟这一档站得稳，数字那一档尚未见量产披露

华峰测控是国内模拟与混合信号测试机的龙头，主打产品面向模拟器件、电源管理、功率器件。它在本篇里的意义，恰恰在于划出了一条线：模拟和数字是两把尺子。 模拟测试机比测量精度，高端数字 SoC 测试机比海量图形的灌入速度与并行能力，而 AI 芯片的测试量落在后者身上。模拟测试机是一门利润率很好的生意，也是国产设备里少数真正做到替代的品类，只是它不在这条线上。

它的利润要分两层看。扣非之后，利润增速与营收增速基本同步，翻倍的那部分利润并非全部来自主营业务。公司上半年研发投入占营业收入 25.63%，在设备公司里偏高。

精智达：产品线离 HBM 最近的一家

精智达的业务分两块，显示器件检测与半导体存储测试设备。前面讲的那些麻烦——DRAM 的多轮插入、老化、堆叠中的多次测试、逻辑基底裸片的把关——都发生在存储测试这条线上。

四家里它的体量最小，业务增速最陡：公司披露 2026 上半年半导体存储测试设备业务同比增长 147.05%，综合毛利率升到 43.38%。这是分部增速，与另外三家的整体营收增速不在同一口径上，不能并排比较。

存储测试与 HBM 测试之间还差一段距离。前面那张工序清单上的每一道，都需要专门的接触方案、温控与测试内容，公司目前没有披露它覆盖了其中哪几道。

财务上，上半年营收增速 81.17% 高于归母净利增速 59.90%，这在一家把新品类推上量的设备公司身上是常见形态。

伟测科技：卖的是机时

伟测科技做的是集成电路测试服务，自己买设备建产线，替设计公司完成晶圆测试与成品测试，公开表述里的聚焦方向包括高算力芯片、先进架构与先进封装芯片。

服务层的数字有一个设备层没有的好处：设备层的收入是客户在为未来扩产下单，服务层的收入是需求此刻正在发生。不过收入增长受价格、机型结构与业务构成影响，说明不了产线有多满；能说明这一格有多忙的是产能利用率与算力类业务的机时占比，这两个数公司没有单独披露。上半年扣非净利润同比增长 171.33%，高于归母增速，差额来自去年同期的非经常性收益。

图3：四家公司做什么，公开材料证到了哪一步　注：依据公司公开披露口径归位，非市场份额或竞争力排序；四家收入构成不同，口径不可加总。

探针卡与主动温控：这一层的国产公开证据仍不足

撑住并行工位数上限的，除了测试机本身，还有探针卡与主动温控。这一层能查到公开产品与量产部署资料的，是 Teradyne、FormFactor、Aehr Test 这类公司——比如前面提到的 Titan HP，把每器件千瓦级供电与逐工位主动温控写进了产品页。这只说明供应侧有谁做到了什么，不构成市场格局的判断。

国产这一侧，探针台与分选机有矽电股份、金海通，长川三类都做；但探针卡与主动温控往往随设备交付、不单独披露，目前找不到可以横向核对的公开技术指标。要补上这一格，需要的披露其实很朴素：单工位的供电与散热上限、可支持的最大并行工位数、以及对应的器件功耗档位。差的是一张能横向对齐的参数表。

所以对这四家公司，有三件事比营收增速更值得盯：并行工位数与对应的功率上限（国际厂商已把工位数与千瓦级供电写进公开材料，国产公司很少给这个数）、分产品与分客户的收入结构（哪一块对应 AI 与 HBM，占多少）、客户侧的导入阶段（通过验证、进入送样、进入量产采购，差距以年计）。

结语

先进封装把一颗坏裸片的代价放大成整个模块，测试因此被迫同时往前和往后挪；系统级测试的单颗耗时比结构测试高一到两个数量级，行业用抬并行度来对冲，而并行度在功率与散热这一头有物理上限，在晶圆测试那一头又受探针卡成本约束。这一格的负担确实在涨，扩它的产能也不只是买机器的事。

还缺的是：测试在那一百万颗缺口里占多少，没有公开数据可以回答；国产四家公司的营收增长与它们在 AI、HBM 测试上的实际能力之间，也还缺产品、客户与导入阶段的证据。

要盯的信号因此很具体：客户侧的量产采购与持续交付披露。