台积电CoWoS，产能翻番，但是……

报道，台积电计划将其芯片封装（CWA）产能从2026年底的每月约13万片300毫米等效晶圆增至2028年的26万片。该预估并非正式的公司业绩指引，应视为供应链预测。尽管如此，这一方向与台积电在先进封装领域的积极投资相符，并表明人工智能基础设施的需求正从暂时的短缺转变为持续多年的产能周期。

CoWoS 是一系列 2.5D 封装技术，它将逻辑芯片（例如 GPU 或定制加速器）和高带宽存储器放置在硅中介层或重分布层结构上。在将组件安装到有机基板上之前，各个组件通过密集、短的互连线进行通信。与在传统电路板上布线相比，这种架构可提供更高的带宽、更低的延迟和更好的能效。

这使得先进的封装技术对人工智能性能至关重要。领先的加速器需要多个HBM堆叠层才能为数千个计算单元提供数据。如果内存带宽、互连密度或供电能力无法随之扩展，那么更快的处理器价值就十分有限。因此， CoWoS（晶圆级封装）不仅仅是晶圆制造后的最后一步；它越来越决定着能够从尖端硅芯片中提取多少有用的计算能力。

封装尺寸也在不断扩大。台积电表示，其CoWoS解决方案已于2025年获得认证，支持尺寸为最大掩模或光罩面积5.5倍的中介层，并计划于2026年实现量产。更大的封装可以容纳更多的计算芯片、输入/输出芯片和HBM堆叠，但每个器件需要消耗更多的中介层面积和封装资源。因此，晶圆当量产能翻倍并不一定意味着最终完成的加速器数量也会翻倍。台积电2025年年度报告还指出，CoWoS、InFO和SoIC是实现大规模、高能效集成的关键技术。

此次扩容应有助于英伟达、AMD 和定制 ASIC 开发商提高出货量，但可能无法彻底消除短缺。人工智能集群正朝着更大的多芯片封装发展，而超大规模数据中心在采购商用 GPU 的同时，也在开发内部加速器。因此，需求量和封装强度都在增加。即使 CoWoS 的名义产量有所提高，良率管理、HBM 可用性、基板、散热解决方案和测试能力仍可能成为瓶颈。

这种不平衡为英特尔晶圆代工创造了机会。英特尔的嵌入式多芯片互连桥（EMIB）技术将小型硅桥置于封装基板内部，而非在每个芯片下方使用大型中介层。Foveros技术增加了垂直芯片堆叠，而 EMIB-T 技术则将基于桥的连接与硅通孔相结合，以改善信号和电源传输。这些技术并非适用于所有 CoWoS 设计；客户必须对物理接口、组装工艺、散热性能和可靠性进行验证。但它们为新型定制加速器提供了一条替代路径。英特尔已确认其先进封装产品组合包含EMIB、EMIB-T 和 Foveros 技术，而联发科也公开表示其支持英特尔和台积电的封装平台。

外包半导体封装和测试服务商也应抓住溢出效应。日月光（ASE）、安靠（Amkor）和其他OSAT公司可以通过与代工厂合作或通过竞争性的2.5D平台，完成部分封装组装、凸块集成、基板集成和最终测试工作。安靠位于亚利桑那州的先进封装园区计划于2028年投产，这表明封装需求也在推动地域多元化发展。

总而言之：半导体行业的领先地位不再仅仅取决于晶体管密度。如今，能否以可接受的良率和成本将异构芯片、HBM 和高速接口相结合，才是决定加速器供应的关键。台积电的扩张巩固了其领先地位，但持续的需求也为英特尔和 OSAT 供应商带来了同样宝贵的资源——生产订单、客户资质认证，以及成为永久性第二供应商而非临时性溢出供应商的机会。

（来源：编译自semiwiki）