9 月 21 日，芯动科技 “打破内存墙 & 互联墙，领跑 Token 工厂” 高带宽 IP 技术研讨会在京举办。本次大会聚焦大模型时代算力落地现实挑战，集中展示 LPDDR6、UALink、PCIe6 高带宽 IP 最新工程进展，围绕内存、互联两大算力瓶颈，针对 AI 内存引擎、高速互联、先进封装、系统协同设计等议题开展产业链技术对话，面向全球客户探索高带宽 IP 工程落地与产业协同的可行路径。
随着 AI 大模型持续迭代，大算力集群、端到服务器全场景 AI 芯片需求快速增长，内存性能约束限制单机单卡 Token 推理吞吐，高速互联短板造成多节点集群协同损耗居高不下。双重技术瓶颈带来算力释放不充分、集群调度效率受限等工程难题，制约 AI 算力方案规模化落地。深耕高速接口 IP 领域二十载，芯动科技经多轮工艺流片打磨，构建完整高带宽 IP 产品栈，依托硅验证接口 IP 技术，助力客户攻克内存与互联两大行业技术卡点。
针对内存墙算力瓶颈，芯动科技打造全品类高带宽内存 IP 矩阵，全面覆盖 LPDDR6/5X、GDDR7、HBM4/3E、MRDDR5 主流高端存储接口方案。自研 LPDDR6 内存 IP 最高运行速率可达 14.4Gbps，通过全流程时序优化与信号完整性仿真迭代，降低传输抖动与信号损耗，提升单卡内存读写带宽与运行稳定性，适配大模型长上下文 KV Cache 高频读写场景，帮助客户补齐单卡 Token 推理效率短板，夯实单机 AI 算力内存底座。
针对互联墙产业壁垒，芯动科技推出 Scale‑up/Scale‑out 全场景高速传输方案，覆盖 PCIe6.0/5.0、112G/224G SerDes、800G/1.6T 光电接口芯片（EIC）、32G D2D/C2C 芯粒互联成套技术。核心自研 UALink 高速互联 IP 面向 AI 算力 Scale‑up 加速器集群互联场景，依托四层极简硬件协议栈，实现 93% 实测传输效率，缓解算力集群时延高、协同低效痛点，提升集群 Token 算力输出能力，支撑大规模 AI 算力集群扩容与协同部署。
芯动科技秉持长期主义，二十年来，持续服务全球客户。全套高带宽内存与互联 IP 均完成硅流片验证，多项产品实现一次量产成功，PPA 指标达国际同类先进水平，适配 12nm‑3nm 多套国内外先进工艺，已被行业头部企业率先采用，支持客户量产落地。
本次研讨会汇聚超百家产学研单位，覆盖 IP、芯片设计、晶圆制造、先进封测、AI 算力、汽车电子完整产业链环节。会场设置硬件实测 Demo 展示区，展出 LPDDR6、UALink、PCIe6 演示样例，依托真实硬件平台直观呈现 IP 带宽、时延、信号完整性工程表现，方便参会工程师观摩交流。
研讨会上，芯动科技、中科驭数、华封集芯、芯和半导体、北京淼森波等企业技术专家，围绕 AI 内存引擎、下一代光互联架构、SerDes 与 PCIe6.0 一站式 IP 方案、DPU 算力底座、先进封测创新、AI 时代系统协同设计挑战、LPDDR6 SI‑PI 工程验证实践开展主题分享。
圆桌对话环节，北京行云、集创北方、地瓜机器人、谦合益邦、北京芯力五位产业嘉宾，围绕高带宽 IP 产业现状、AI 算力工程落地、芯片产业化机遇挑战深度研讨，从产品、市场、供应链多维度输出产业思考。
与会产业同仁表示，本次研讨会搭建产业链面对面技术交流平台，打通 IP 技术与工程落地通道。芯动整套高带宽 IP 方案具备完整硅验证、领先技术指标与规模化落地实践，可为全球客户提供成熟高端接口解决方案，助力算力底座建设。
未来，芯动科技将持续迭代高带宽存储与高速互联 IP 产品，依托原创底层技术与系统赋能能力，携手产业伙伴破解内存、互联技术瓶颈，推动高带宽 IP 落地更多项目，助力 Token 工厂算力释放，与全球产业伙伴共赢发展。
推荐
