芯片设计，要革命了

AI和先进计算持续发展，芯片设计正在变得越来越复杂。

过去，芯片性能提升很大程度上依赖晶体管缩放。随着工艺节点不断演进，芯片通常可以获得更高的性能、更低的功耗以及更好的成本表现。

但如今，芯片面临的瓶颈已经不再只是计算能力本身。

内存带宽和延迟、数据搬运所带来的能耗，以及计算、内存和Chiplet之间的互连效率，都开始成为影响系统性能的关键因素。这意味着，下一代芯片的创新需要同时考虑逻辑、存储和互连。

在这一背景下，imec参与的NanoIC项目正在尝试改变传统的芯片设计流程。

其核心思路是：在未来工艺真正成熟、传统代工厂PDK正式推出之前，就把面向下一代技术的早期PDK交给设计者，让他们提前开展芯片架构探索。

NanoIC目前提供两类PDK，分别是Pathfinding PDK（设计路径探索PDK）和System Exploration PDK（系统探索PDK）。

两者针对的阶段有所不同。

Pathfinding PDK主要用于探索2nm以下的先进逻辑节点，通过基于imec工艺流程建立的预测模型，将先进逻辑技术转化为具体的设计工具，让设计者能够在非常早期的阶段开展功耗、性能评估以及架构决策。

对于2nm以下先进工艺而言，设计者目前无法像使用成熟商业工艺那样直接流片验证，因为这些技术尚未广泛开放。

但借助Pathfinding PDK，他们可以先在虚拟环境中设计电路，并在真正硬件出现之前，对未来技术可能达到的功耗和性能进行探索。

imec XTCO项目经理Anita Farokhnejad表示，Pathfinding PDK实际上是在连接“今天的设计工作”和“明天的技术”，让设计者能够提前获得对未来逻辑技术的可信判断。

目前，NanoIC的设计路径探索路线包括N2、A14和A7逻辑节点，以及SOT-MRAM等新型存储技术。

其中，N2和A14的Pathfinding PDK目前已经推出，A7以及SOT-MRAM PDK预计于2027年推出。

如果说Pathfinding PDK主要解决的是先进逻辑工艺的早期探索，那么System Exploration PDK关注的则是更高层级的系统设计。

NanoIC希望通过这类PDK，将架构概念与真实硬件原型连接起来，并最终支持在试验线上的流片。

目前，NanoIC已经推出了面向eDRAM、细间距RDL（重布线层）以及Die-to-Wafer混合键合（D2W）的System Exploration PDK。

这些技术分别涉及存储、互连和先进封装，是下一代计算系统的重要组成部分。

对于系统架构师、Chiplet设计人员、初创企业以及应用型研究团队而言，这意味着他们可以在更加接近真实技术和集成条件的环境下，对不同架构方案进行评估。

尤其是在AI和高性能计算领域，如何进一步提升计算能力的同时降低数据搬运开销，已经成为重要问题。

NanoIC认为，将内存放得更加靠近计算单元，可以降低延迟、带宽和功耗方面的代价；与此同时，通过异构集成、Chiplet划分以及更加高效的互连，可以进一步提高系统架构的灵活性。

因此，System Exploration PDK可以帮助设计人员量化和比较不同方案中的内存密度、内存延迟、互连带宽、互连能耗以及热约束，并进一步评估将内存靠近计算所带来的架构权衡。

最终，设计探索也将从传统的二维芯片，逐步走向复杂的多Die和垂直集成系统。

目前，eDRAM、细间距RDL和D2W混合键合相关PDK已经可以使用，先进Interposer相关PDK预计于2027年初推出。

NanoIC的一个重要特点，是其PDK并不是等技术达到较高成熟度之后才一次性发布，而是随着技术成熟度同步演进。

按照NanoIC的规划，PDK会从v0.0逐步发展到v2.0。

在v0.0阶段，PDK主要依赖工艺假设和早期器件数据，用于实现概念验证和功能探索。

进入v1.0后，模型会进一步完善，并针对电压、温度等工作条件进行校准，使设计评估更加接近真实情况。

到了v2.0阶段，则会进一步引入统计数据集和初步IP模块，使设计能够在更加真实的系统环境中进行演示。

随着技术继续成熟，PDK最终将走向平台化，并能够更加广泛地复用和融入系统级设计流程。

这也意味着，PDK在不同阶段承担的任务并不相同：

早期阶段是学习和探索，中期阶段是架构设计和风险降低，后期则逐步走向原型验证、系统演示以及流片。

不同技术的演进速度也会有所不同。例如，嵌入式存储和互连技术通常具有更高的技术成熟度，因此能够更快进入硬件验证和流片阶段；先进逻辑PDK则更多用于架构设计和技术探索。

从NanoIC的整体思路来看，其价值并不只是提供一套新的PDK，而是试图把芯片设计的起点进一步前移。

传统情况下，设计人员通常需要等到工艺达到较高成熟度、商业PDK正式推出之后，才能开始针对具体工艺进行芯片设计。

而NanoIC希望改变这一节奏。

通过提前开放面向未来逻辑、存储和互连技术的PDK，设计者可以在技术尚未完全成熟时，就开始学习、验证概念、探索架构，并逐步降低后续设计风险。

对于高校和研究机构而言，这一点尤其重要。

随着先进工艺越来越复杂，传统高校研究中使用的较高抽象层级正在逐渐与实际物理实现脱节。NanoIC希望通过Pathfinding PDK，让研究人员重新在更加接近真实产业技术的环境中开展计算架构研究。

德国卡尔斯鲁厄理工学院教授、imec科学总监Mehdi Tahoori表示，随着先进半导体节点的发展，如果没有直接接触底层技术，在计算架构领域开展具有实际影响力的研究变得越来越困难，而NanoIC试验线及其Pathfinding PDK可以帮助弥合学术研究与产业之间的鸿沟。

与此同时，System Exploration PDK则进一步把这种能力延伸到系统级设计，让设计人员能够在真实技术和集成环境中探索先进存储、互连以及Chiplet架构。

对于下一代芯片而言，先进逻辑工艺仍然重要，但芯片性能已经越来越依赖多个层面的协同。

逻辑、存储、互连、Chiplet以及先进集成技术，需要在芯片设计早期就被放到同一个系统中进行权衡。

NanoIC正在做的，就是将这些尚处于研发和成熟过程中的技术，转化成设计人员可以提前使用的工具。

目前，NanoIC已经提供N2和A14逻辑节点的Pathfinding PDK，以及eDRAM、细间距RDL和D2W混合键合相关的System Exploration PDK。A7和SOT-MRAM相关PDK预计于2027年推出，先进Interposer相关PDK也计划于2027年初推出。

对于NanoIC而言，“提前获得技术”正是这些PDK最大的价值。

通过让高校、研究机构、初创企业和产业界更早接触下一代半导体技术，NanoIC希望缩短从技术探索到架构设计、再到原型验证和流片的学习曲线，并进一步推动欧洲半导体生态的发展。

（来源：编译自imec）