当芯片进入2.5D、3D堆叠时代，EDA行业面对的已经不是简单的“从二维走向三维”。

在第六届集成电路设计创新会议暨应用展（ICDIA 2026）媒体群访环节硅芯科技创始人兼总经理赵毅指出：“真正的变化在于：一旦芯片从平面设计进入垂直堆叠，原有EDA工具背后的数学问题、优化目标乃至设计流程，都可能发生变化。这也是为什么，硅芯科技一直强调3D IC EDA不能简单理解成传统2D工具的升级版。”

赵毅从布局布线、多物理场仿真、STCO以及先进封装协同等多个维度，详细解释了3D IC EDA究竟难在哪里。他的一个核心判断是：3D IC带来的不是简单的“增加一个Z轴”，而是解空间爆炸，以及设计目标从单目标优化走向多目标协同优化。

这可能才是3D EDA真正的技术门槛。

一、3D布局布线，难的不是多一个“Z轴”

赵毅表示传统2D芯片布局布线，本质上是在一个平面中寻找相对最优的模块位置和互连路径。到了3D IC时代，情况完全不同。

赵毅举了一个非常直观的例子。假设一颗芯片中有1万个模块，在二维平面中进行布局布线，本身就已经存在巨大的排列组合空间。而到了3D堆叠时代，除了模块在平面上的位置之外，还增加了一个问题：

这个模块究竟应该放在哪一层？更进一步，层与层之间还需要通过TSV、微凸块或者混合键合等方式建立垂直互连。如果两层之间存在上万根TSV，那么仅仅决定这些垂直互连究竟放在哪里，就会形成极其庞大的组合空间。

这还只是第一层变化。

真正让问题复杂起来的，是所谓的“逻辑折叠”。他指出在3D IC设计中，一个原本完整的逻辑模块，可以被拆分到不同芯片层中。最简单的情况是“一拆二”，但理论上也可以进一步拆分。这意味着设计者面对的不再只是“模块放在哪里”的问题，而是：一个模块应该拆成几部分？每一部分应该放在哪一层？不同部分之间如何互连？

随着设计规模扩大，整个问题的解空间会呈数量级增长。

赵毅把它概括为：“量变导致质变。”

过去可能是在一个巨大的解空间里寻找最优解，现在则可能进入一个更加庞大的解空间。这时，仅仅依靠传统算法不断搜索已经不现实。因此，3D布局布线并不是简单增加一个维度，而是可能迫使底层算法和求解器发生变化。

二、更大的变化，是“逻辑问题”开始变成“物理问题”

如果仅仅是解空间变大，问题还没有到最复杂的程度。3D IC真正棘手的地方，是设计中的“物理属性”开始深度进入布局布线过程。传统SoC通常采用相对统一的制造工艺。但在3D堆叠和异构集成中，不同层可能采用不同工艺。

比如，一个层面负责计算，另一个层面负责I/O，或者不同芯片采用不同制程节点。这时候，一个逻辑模块被拆到不同层之后，两个部分虽然从逻辑功能上看是等效的，但在物理实现上已经完全不同。

为什么？

因为不同层可能采用不同工艺，拥有不同的性能、功耗、互连以及物理约束。于是，过去简单的“最短路径”问题开始失效。以前做布局布线，可以考虑：模块怎么摆，线怎么走，怎样让互连距离最短。但在3D IC中，即使一条路径最短，也未必意味着它是最优路径。

因为这条路径可能需要经过TSV，而TSV可能影响周围晶体管；也可能影响电源线、信号线或者其他层的器件。再比如，不同层之间的金属互连也可能产生跨层影响。于是，一个看似最短的路径，可能在热、电、信号完整性等其他指标上并不是最优。

这也是赵毅特别强调的一个变化：3D IC中的“最优路径”，已经不能简单理解为最短路径，而应该是多目标协同下的最优路径。

从“最短”，走向“综合最优”。

这实际上意味着EDA求解问题发生了变化。过去可能更多是数学意义上的优化，而现在必须把电、热、工艺、互连、可靠性等物理因素纳入设计决策。这也是3D EDA与传统2D EDA之间更本质的差异。

三、为什么3D IC必须把仿真“前移”？

布局布线变复杂之后，另一个问题随之而来：什么时候进行仿真？传统芯片设计流程中，往往是设计、布局布线完成之后，再进行信号、电源、热等各种仿真。

但在3D IC时代，这种模式可能越来越难以承受。

原因很简单：如果等所有设计完成之后才发现热问题、信号问题或者电源问题，再回头修改布局布线，甚至重新调整芯片架构，就意味着大量返工。

3D IC本身就拥有巨大的设计空间，如果仿真反馈滞后，设计迭代次数可能进一步增加。

因此，硅芯科技提出的一个重要方向是：仿真必须不断前移。甚至在系统架构规划阶段，就应该开始进行预布局、预布线和预仿真。这背后实际上对应的是设计方法学从传统DTCO向STCO的变化。

过去更多是围绕单颗芯片进行设计技术协同。

进入Chiplet和3D IC时代后，需要从系统层面进行优化。架构设计时，就需要考虑：后面的布局布线是否可行；芯粒之间怎么连接；热如何分布；电源如何规划；不同工艺如何协同；

最终先进封装是否能够实现。这意味着仿真工具不能再只是设计流程末端的“验收工具”，而需要变成设计过程中的“反馈工具”。

四、仿真前移，又带来一个新问题：必须“快”

但仿真前移并不是把传统仿真工具直接搬到架构阶段。因为越早期，设计信息越不完整。当芯片已经完成版图之后，仿真工具拥有大量完整信息，可以进行高精度计算。

但在架构阶段，很多物理细节根本不存在。如果此时仍然采用高精度、全细节的仿真方法，计算成本可能非常高，而且没有必要。所以，仿真前移的另一面，就是仿真引擎必须发生变化。

需要针对不同设计阶段采用不同颗粒度的仿真。早期需要的是快速估算和趋势判断，中期逐步增加物理细节，后期再进入高精度验证。

这其实形成了一个新的设计闭环：架构规划 → 预布局/预布线 → 快速仿真 → 反馈优化 → 物理实现 → 高精度仿真。而要实现这个闭环，工具之间的数据结构也必须发生变化。

过去，架构工具、布局布线工具、仿真工具可能各自独立。现在则需要从架构阶段开始，就为后续仿真预留数据字段和接口，使不同工具能够共享设计信息。这意味着所谓的“工具联动”，已经不是简单的文件格式互通。而是要在底层数据结构和求解流程上真正实现协同。

五、多物理场仿真：真正难的是“不同数学世界”要放在一起

3D IC还有一个绕不开的问题，就是多物理场。在传统设计中，电、热、机械等问题往往可以分别处理。但当芯片越来越密集地堆叠，这些物理场之间的相互影响越来越明显。

问题是：不同物理场，本来就对应不同的数学模型和求解方法。电磁问题可以用麦克斯韦方程描述，热传导则涉及偏微分方程等不同数学体系。如果再把芯片内部、芯片之间、封装、基板乃至PCB放到一个完整系统里考虑，问题就变成了一个典型的跨尺度仿真问题。

赵毅指出芯片内部需要很高的仿真精度。但到了封装、基板和PCB层面，尺寸尺度完全不同。如果所有区域都采用最高精度进行仿真，计算量很可能无法承受。

因此，3D IC仿真的关键之一，是：混合尺度。

在不同区域采用不同精度，在保证关键区域计算准确性的同时控制整体计算成本。

赵毅也明确提到，未来人工智能很可能会参与到这一过程中。也就是说，AI在3D EDA中的价值未必只是“帮工程师写代码”，它更可能进入复杂的求解和模型降阶、参数预测以及优化环节。

六、从“工具链”走向“数据底座”

赵毅表示3D IC真正产业化之后，还有一个经常被低估的问题：设计、制造、封装之间的数据怎么打通？传统芯片产业链长期存在一个特点：不同环节由不同工具和不同厂商负责。

但3D IC和先进封装正在改变这种关系。芯片设计和封装工艺的耦合程度越来越高。例如，制造端拥有工艺可靠性、良率、材料、电模型、热模型、线宽线距等信息。这些数据都可能直接影响3D IC设计。

因此，EDA不再只是“设计端工具”，而正在变成连接设计与制造、设计与封装的重要桥梁。赵毅强调硅芯科技的一个优势就是其3D IC工具链覆盖了从架构设计、物理实现，到仿真验证、DFT等多个环节。

这使得不同环节的数据可以沉淀在统一的数据底座中。这和分别采购不同厂商的点工具，再把它们拼成一个流程，有着本质区别。

后者解决的是：“我的工具能不能连起来？”而前者更进一步解决：“这些工具能不能共同优化一个设计？”这正是STCO时代需要解决的问题。

七、STCO时代，EDA不能只是“拼工具”

这也是硅芯科技认为自身3D EDA先发优势的重要来源。赵毅提到，3D IC时代最大的变化之一，就是STCO。如果架构使用A家的工具，布局布线使用B家的工具，仿真使用C家的工具，验证再使用D家的工具，理论上可以形成一个完整流程。但这更多是“流程打通”。

而3D IC真正需要的，是工具之间形成深层次耦合。

例如架构阶段做出的一个决定，可能直接影响布局；布局变化又会影响热；热又可能影响器件和互连；最终又会反馈到架构。这不是简单的：A的输出 → B的输入。

而应该是：A、B、C、D之间持续反馈，共同寻找系统最优解。对于2D芯片而言，传统EDA工具链的分工模式仍然可以有效工作。但对于3D IC、Chiplet以及异构集成，这种“点工具拼Flow”的模式开始暴露局限。所以，硅芯科技所谓的五大中心——架构设计、物理实现、Multi-die测试容错、分析仿真、多Chiplet验证——真正的意义并不只是产品数量多。

其核心价值在于：能否让这些环节围绕同一个3D设计目标形成闭环。

八、3D EDA的客户，正在从“做3D的人”扩大

赵毅表示随着3D IC从前沿研究逐步走向产业化，对这类工具的需求也正在扩散。

其中一个重要方向是存算芯片。存算架构天然需要解决计算与存储之间的数据搬运问题，而3D堆叠可以通过更短的垂直互连提高带宽、降低数据移动成本。

此外，端侧算力芯片也可能成为3D IC的重要应用场景。CPU、NPU、3D DRAM等不同模块，可以通过堆叠方式组合起来，在有限空间内获得更高的算力和带宽。

服务器侧同样如此。例如DPU与3D DRAM结合，本质上也是为了满足超高带宽需求。这意味着，未来3D EDA的客户并不只是传统意义上的先进封装企业，而会逐渐覆盖：存算芯片、端侧AI、NPU、DPU、高带宽存储以及各种Chiplet设计企业。而客户类型越丰富，对EDA工具链的要求也越高。

九、真正的壁垒，可能不只是算法，而是“生态”

硅芯科技从2008年开始进行相关技术积累，赵毅堪称是这个领域的全球领先者，在赵毅看来，3D EDA的一个特点是：很多工具并不能简单从2D版本改造而来。如果底层算法和数据结构都发生变化，那么所谓“把2D工具增加一个3D功能”，实际工作量远比想象中大。

因此，早期技术积累形成了第一道壁垒。但还有第二道壁垒：与设计公司、先进封装厂以及制造企业长期合作形成的工艺和数据积累。

因为3D IC EDA最终不是一个纯软件问题。它必须与真实的封装工艺、制造规则、材料参数、可靠性数据以及实际芯片设计结合。谁能够把工具真正放到产业链里跑起来，谁才能获得大量真实的工程反馈。

这也是为什么硅芯科技正在与南京江北新区推动3D IC产业协同创新中心。其目标并不只是做一个技术展示平台，而是试图把：EDA工具、芯片设计、先进封装、制造工艺以及人才培养放到同一个产业体系中。

3D IC的真正挑战是重新定义“芯片怎么设计”，过去几十年，EDA解决的是一个相对明确的问题：如何把一颗二维芯片设计得更快、更小、更省电、更可靠。而今天，3D IC把问题变成了另一种形式：芯片可以拆成多个Die；Die可以采用不同工艺；模块可以跨层分布；互连开始进入垂直空间；热、电、信号、可靠性彼此影响；架构、布局、仿真和封装之间也越来越难以独立。

因此，3D IC真正带来的变化，并不是给EDA增加一个“Z轴”。而是让EDA从过去的单点优化、串行Flow，逐渐走向跨层级、多物理场、多目标协同优化。这也是为什么3D IC EDA可能成为国产EDA少数真正有机会建立差异化优势的方向之一。

因为在这个新问题上，大家面对的并不是一个已经高度成熟的2D EDA世界。

当设计方法学本身正在变化，谁能更早定义新的工具、算法和Flow，谁就有机会在新的起跑线上建立优势。对硅芯科技而言，真正值得观察的，也许不是它能不能做出一个“国产版3D EDA工具”，而是它能否把从架构、布局布线、仿真验证一直延伸到先进封装的链路真正闭环起来。

如果这个闭环能够跑通，那么3D IC EDA的竞争，就不再只是“谁的工具功能更多”。而是：谁能真正成为3D芯片设计方法学的基础设施。

直播预告