将SiC“埋”起来，安森美推出新方案

以SiC为代表的第三代半导体成为功率器件的主流叙事，已经是行业共识。

回看这些年的SiC发展，也从单纯提升材料性能，转向大尺寸、低缺陷、高性能和低成本协同发展。材料端向8英寸晶圆、更低缺陷密度迈进；器件端则持续降低损耗、提升开关频率和可靠性，同时应用也从新能源汽车主驱向光伏储能、数据中心电源、工业电源等高功率场景拓展。

作为SiC行业的重要角色，安森美除了从这些方向持续推进提升SiC技术和产品性能，最近还宣布了一项重要进展——推出嵌入式电源平台（Embedded Power Platform，简称EPP）。在安森美看来，这是面向人工智能时代的一个突破性架构。该平台以硅基嵌入式架构为基础，可集成 Si、SiC 和 GaN 等不同半导体技术。本文将主要从 SiC 及其高功率应用需求出发，观察这一平台如何突破传统芯片与封装相互分离的设计模式。

对于SiC器件，传统的做法通常是在晶圆制造完成后进入封测环节，再将芯片安装到散热陶瓷基板上，通过绑定线完成上表面连接，并进行塑封或灌胶，以实现绝缘和机械保护，然后再将其与其他元器件一起集成到一个电路板上，以实现一个系统的功能。

但是，如安森美中国区汽车市场技术负责人吴桐博士所说，随着终端需求的变化，这种设计面临的挑战悄然凸显。他以SiC应用最广的汽车业务举例说，该行业越来越明显的一个趋势就是对更高功率密度的需求快速提升。

吴桐直言，车辆尺寸和内部空间是有限的，但开发者一方面希望车辆能够提供更大的功率；另一方面，开发者又希望把各个零部件做得更小，从而释放更多空间、改善用户体验。伴随着这两种需求的诞生，“更大功率”和“更小体积”之间的矛盾日益显著，进而倒逼SiC供应商去提升功率密度，在有限空间内实现更大的功率输出。

来到AI领域，这种矛盾更是突出。

正如吴桐所说，随着算力芯片的性能持续提升，AI系统所需要的功率也在不断增加，但数据中心机柜能够提供给电源系统的空间依然有限，因此不能简单通过扩大体积来解决。与此同时，在大电流、大功率条件下，连接距离增加还可能带来损耗和延迟问题。因此，未来需要将更多的功率集成到更小的系统中，并让电源更加靠近GPU等实际用电单元，功率密度也由此成为越来越重要的指标。

因此，下一代电源技术关注的重点正在从单纯的“功率”进一步转向“功率密度”。“也就是说，在有限的空间内实现更高的功率输出，将成为下一代技术平台需要重点解决的问题。”吴桐表示。他同时强调，要进一步提升功率密度，并不是简单地优化某一个参数。因为随着系统设计越来越精密，电、热、磁以及机械尺寸等不同因素之间开始产生越来越明显的相互制约。

“从电学特性来看，希望各个电信号之间的距离尽可能短，以提升信号传输速率；但从热学角度来看，又希望发热源之间保持一定距离，避免热量相互影响。这就形成了电与热之间的矛盾。”吴桐举例说。有见及此，吴桐认为，进一步提升系统性能，不能只针对某一个指标进行优化，而是需要把电、热等重要指标放在一起进行同步优化，在不同因素之间寻找一个整体更优的结果。

在上述需求推动下，嵌入式集成逐渐成为提升功率密度的重要技术路径之一。

对SiC产业有了解的读者都知道，此前，业界曾探索将SiC埋入PCB等载体的技术方案。除此之外，将SiC埋入陶瓷中，也是业界探索的技术路径之一。但在吴桐看来，这种方法本质上都是以前SiC器件用法的一种延伸。

“传统PCB、陶瓷等方案，本质上还是沿用‘芯片制造与后道封装分离’的思路。芯片由前道工艺完成后，再交给PCB或封装厂进行后道封装，中间不可避免会增加接口、互联等环节，同时前道芯片制造和后道封装在工艺精度、洁净度等方面存在差异，这些都会带来一定的性能和可靠性损耗。”吴桐表示。

以PCB嵌入式为例，吴桐指出，这种方案虽然试图缩短芯片与PCB之间的连接，但仍然面临较大的制造和可靠性挑战：芯片与PCB之间通常需要通过微钻孔、铜箔和芯片Pad等方式完成连接，连接环节越多，潜在的制造误差和可靠性风险也越多。与此同时，基于PCB的方案本身还需要在散热与绝缘之间进行综合权衡。传统FR4材料导热性能相对有限，而高功率应用又同时要求良好的散热和绝缘，这两个指标之间存在天然矛盾。“陶瓷、玻璃等基板虽然在散热和导电方面具有一定优势，但面对需要同时满足高功率、绝缘和复杂互联的系统，仍需要额外的工艺和保护设计，可能影响整体性能。”吴桐接着说。

因此，在吴桐看来，如果能够在统一的晶圆级制造流程中完成芯片嵌入与互连，就可以减少中间互联环节，从而改善芯片连接质量和整体可靠性。基于这个思路，安森美选择了将SiC等不同功能裸片埋入硅基底中，借助成熟的半导体制造工艺这个优势，蹚出一条独具特色的以硅基嵌入式集成为核心的电源平台技术路径。

据介绍，硅不仅可以进行干法、湿法刻蚀和掺杂，还能够实现非常精细的孔结构以及TSV等先进互联工艺。因此吴桐认为，从高功率应用对精细互联、散热、绝缘和可靠性的综合要求来看，采用硅作为平台，是目前更合适的选择。

他表示，之所以安森美选择这条发展路径，与公司本身是一个IDM有着密切的关系。

作为一家IDM厂商，安森美重要优势之一是具备从芯片设计、晶圆制造到封装测试的完整能力。由于这些环节都掌握在自身体系内，安森美可以更好地打通前道与后道工艺，在内部将芯片设计、制造和封装进行协同优化，而不是像单纯的芯片设计公司那样，需要依赖外部流片和封测厂商，在各环节的深度融合上面临挑战。

此外，安森美在美国纽约拥有12英寸硅晶圆制造能力，这为其进一步推进相关技术路线提供了制造基础。与此同时，公司还具备较强的设计能力，可以结合AI、汽车等市场的实际需求，快速进行产品设计和迭代。

其中，Digital Twin（数字孪生）能力也是其技术路线中的重要组成部分。通过市场需求、芯片设计、制造工艺以及互联等环节的结合，安森美希望建立从需求到设计、再到制造的快速迭代能力。芯片设计、制造、封测以及数字化设计能力的协同，构成了安森美推进这一新技术路线的重要优势和壁垒。

正如安森美CEO Hassane El-Khoury所说，几十年来，半导体与封装一直被视为相对独立的技术，而EPP（嵌入式电源平台）试图改变这一模式：将硅本身融入系统架构，把半导体技术、制造工艺与系统级优化整合到一个通用平台中。“EPP从一开始就将电气、机械和热设计结合起来，旨在提升功率密度和系统性能，并加速AI、电气化和自动化等领域的产品开发。”安森美在新闻稿中强调。

据介绍，EPP采用硅基Interposer（中介层）架构，将不同功能的芯片集成到同一个硅基平台中，把传统模块装配中的部分关键集成与互连工序，迁移至更可控的晶圆级制造环境中完成。

在具体实现上，硅基Interposer的尺寸可以根据需求设计，例如10×10毫米或15×15毫米左右，厚度约300～400μm。芯片嵌入硅片后，通过晶圆级金属化和重布线层(RDL)工艺建立多层互联，并根据电气连接需求形成4层、6层甚至更多层金属互联，最终通过Pad实现对外连接，形成一个合封子系统。基于这种在硅片内部完成精细互联的设计，可以显著降低寄生电感。

吴桐透露，安森美的EPP平台寄生电感可做到约0.5nH，而目前较好的传统模块约为5nH，传统量产产品约为10nH，理论上可降低约10～20倍。寄生电感降低后，可以减少噪声、振荡和失效，并进一步提升电流输出能力；在使用相同芯片的情况下，安森美认为有望实现约10%的电流输出提升。

“硅基方案同时兼顾散热和绝缘。”吴桐表示。他指出，硅片散热能力优于FR4、玻璃和传统氧化铝陶瓷基板，有助于构建更低热阻的散热路径；另一方面，还可以利用半导体工艺中的掺杂、沉积等方式实现绝缘，尤其适用于高压SST等场景，避免传统方案通过增加绝缘层厚度或爬电距离来满足高压绝缘要求，从而与小型化目标产生矛盾。

EPP还强调模块化和平台化。在保持外部尺寸、工装和安装工艺相对稳定的情况下，可以通过更换芯片、拓扑和Interposer设计适配不同应用，从AIDC约0.7V的VRM，到SST数千伏、最高3.8kV的应用，都可以基于同一平台架构进行针对性配置和扩展。制造端则可以复用成熟的12英寸硅片和Fab能力，并结合Digital Twin进行设计、仿真和快速迭代。

得益于这些优势，安森美EPP的应用将首先面向在汽车电动化和AI两大方向，前者包括主驱、OBC和空压机等应用，后者则主要聚焦功率密度和效率提升。展望未来，安森美认为该平台还将拓展至机器人、工业自动化等领域，安森美希望将硅基嵌入式封装从单一产品方案发展为支持不同芯片、拓扑和应用的新型嵌入式电源平台。

“除了功率芯片，该平台还可以集成驱动、模拟等芯片，未来甚至可以加入感知芯片、MCU以及电容、电感等无源器件，并通过硅片级互联完成内部连接。”吴桐补充说。

点这里👆加关注，锁定更多原创内容

*免责声明：文章内容系作者个人观点，半导体芯闻转载仅为了传达一种不同的观点，不代表半导体芯闻对该观点赞同或支持，如果有任何异议，欢迎联系我们。