先进封装来了-2.5D、3D 与 Chiplet —— 芯片“搭积木”的新时代

关注公众号，点击公众号主页右上角“ · · · ”，设置星标，实时关注旺材芯片最新资讯

引 言

前两期我们盘点了 DIP、QFP、BGA、CSP 这些传统封装形态——每颗芯片各自封装、各自焊到电路板上。但如果一颗芯片装不下所有功能，或者用同一制程做所有模块太贵了，怎么办？答案是：把多颗芯片"拼"在一起封装。这就是先进封装。

— 图1 先进封装将多颗芯粒集成于同一封装内（概念示意，非具体产品结构） —

01

🔍 为什么需要先进封装？

芯片的性能提升，一直靠的是晶体管越做越小——从 90nm 到 28nm 再到 5nm、3nm。但缩小制程越来越难、越来越贵，一条 3nm 产线的投资动辄数百亿美元。

于是业界提出了一个新思路：与其死磕"把一颗大芯片做得更小"，不如把大芯片拆成几颗小芯片，再"拼"回一起。同时，不同功能的模块可以用不同制程来造——逻辑核心用先进制程，模拟和存储用成熟制程，各取所长，也各省成本。

— 图2 从单片大晶粒到多芯粒组合的设计思路：左为单片大晶粒，右为多块功能芯粒组合（概念示意） —

这个思路的核心，就是先进封装。它不是传统封装的升级版，而是一种全新的思路：封装不再只是"给芯片穿衣服"，而是变成了把多颗芯片"搭积木"拼成系统的关键工艺。

打个比方

传统封装就像给每个员工发独立工位——每人一桌一椅，互不干扰。先进封装则像把不同部门搬进同一层楼——研发、设计、生产紧挨着坐，沟通成本大降。2.5D 是"同一层并排坐"，3D 是"叠楼层住"，Chiplet 则是"按职能拆分团队再合署办公"。

02

📐 2.5D 封装——芯片"并排住"

2.5D 封装的核心是一个叫硅中介层（Interposer）的"中间层"。它是一片很薄的硅片，表面布满了精密的金属线，就像一块微型电路板。

多颗芯片（比如 GPU + 内存芯片）并排放置在这块中介层上，通过中介层上的金属线实现高速互联，而不是通过电路板上的长导线绕路连接。中介层上还会打TSV（硅通孔），把信号从中介层正面传到背面，再连接到下方的封装基板。

— 图3 2.5D封装结构：逻辑芯片与存储芯片并排置于硅中介层上，中介层下接封装基板（概念示意，非按比例） —

2.5D Packaging · 中介层互联封装
2.5D 封装

长相特征：多颗裸晶并排贴在硅中介层上，中介层再贴在有机基板上。芯片之间的距离极短，互联带宽远超传统 PCB 布线。
关键组件：硅中介层（Interposer）——承载芯片、提供精密布线、通过 TSV 连接下层基板。
用在什么地方：高性能计算（HPC）、AI 加速器、高端显卡——这些场景需要逻辑芯片和内存之间有超大带宽的"高速公路"。

● 优点 带宽极高、延迟低|● 缺点 中介层成本贵、工艺复杂

打个比方

2.5D 就像在一块精装修地板（中介层）上并排摆几件家具——家具之间不用走长长的走廊（PCB 布线），而是通过地板里预埋的管线直接连通。这块"地板"本身就很贵，但搬东西方便、沟通快。

03

🏗️ 3D 封装——芯片"叠楼"

如果 2.5D 是"并排住"，3D 就是"叠楼层住"。3D 封装用TSV（Through-Silicon Via，硅通孔）技术——在芯片上直接打穿通孔，灌入金属，让信号从芯片正面直达背面，把上下两层芯片"串联"起来。

这样做的好处是：芯片之间的距离大幅缩短——从传统电路板上的毫米级布线，缩短到叠层后仅几十微米，互联密度和带宽又上了一个台阶。

3D Packaging · 硅通孔叠层封装
3D 封装

长相特征：多片裸晶像"三明治"一样紧密叠放，层间通过微凸点或混合键合连接，并可借助TSV实现垂直导通。典型应用包括HBM中的多层DRAM裸晶堆叠，以及逻辑芯片与存储芯片的3D集成。
关键技术：TSV（硅通孔）——在硅片上刻蚀深孔、填充金属，形成芯片内部的垂直导通通道。晶圆减薄——把硅片磨薄到几十微米，让 TSV 更短、信号传输更快。
用在什么地方：HBM高带宽存储、部分图像传感器与逻辑芯片堆叠，以及采用TSV或混合键合的高性能3D IC。注意：3D NAND的"3D"主要指单颗芯片内部存储单元的垂直结构，不等同于多颗裸晶的3D封装。

● 优点 密度最高、带宽最大|● 缺点 散热难、工艺极复杂

打个比方

3D 封装就像盖多层楼房——住户上下叠着住，每层之间用电梯井（TSV）连通。不用再多买地（硅片面积），靠"往上叠"就能住更多人。但楼层越高，散热越难——顶层住户的热量要穿过下面几层才能散出去，这是 3D 封装最大的工程挑战。

— 图4 3D堆叠芯片的垂直互连与散热路径：箭头表示热量经散热结构向外传递（概念示意，非按比例） —

04

🧩 Chiplet——"搭积木"造芯片

Chiplet 是先进封装的灵魂概念。它的思路是：把一颗大芯片拆成多颗小芯片（Die），每颗小芯片用最合适的制程生产，再通过先进封装"拼"回一颗完整的系统。

举个例子：一颗 SoC 里包含 CPU 核心、GPU、内存控制器、IO 接口等模块。传统做法是全部用 3nm 制程做在一整块晶圆上——但 IO 模块用 3nm 做既贵又没必要。Chiplet 方案是：CPU 核心用 3nm 做，IO 模块用 28nm 做，再用 2.5D/3D 封装拼到一起。各模块各用最优制程，总体成本和性能都更好。

— 图5 Chiplet异构集成的分解与组装：左为不同功能芯粒和封装基板，右为组装后的多芯粒封装（概念示意，非按比例） —

小芯片 · 芯粒
Chiplet

核心思路：把大芯片拆成多颗小芯片（Die），每颗用最优制程生产，再通过先进封装拼装成系统。
为什么重要：摩尔定律放缓，单片大芯片成本飙升。Chiplet 让不同制程的芯片混搭，逻辑用先进制程、模拟和存储用成熟制程，各取所长。
关键挑战：不同芯片之间的互联接口标准必须统一，否则各家芯片"语言不通"就拼不起来。业界已有 UCIe（Universal Chipnet Interconnect Express）等标准化协议在推动。

● 优点 成本与良率更易优化、组合灵活|● 缺点 接口标准化、封装与测试更复杂

打个比方

Chiplet 就像乐高积木——不再追求把一整栋楼用一种材料一体成型，而是拆成一个个标准模块（积木块），每个模块用最合适的材料做，然后拼装成你想要的任何形状。单片大芯片只要局部存在缺陷就可能整颗报废；Chiplet方案可以在封装前筛选已知良品裸晶（KGD），并利用较小芯粒改善制造良率，从而优化综合成本。但封装完成后通常不能像积木一样随意更换单颗芯粒。

— 图6 单片SoC与Chiplet多芯粒架构对比：左为一块完整的大型裸晶粒，右为多块功能芯粒组合（概念示意） —

05

📊 传统封装 vs 先进封装——一表看清

维度传统封装先进封装

核心思路一颗芯片一套封装多颗芯片拼装封装

芯片数量单芯片多芯片（Multi-Die）

制程策略全芯片同一制程不同模块不同制程

代表技术DIP / QFP / BGA / CSP2.5D / 3D / Chiplet

互联方式引脚 / 锡球 / 焊盘硅中介层 + TSV / 微凸块

典型应用消费电子 / 工控 / MCUAI 加速 / HPC / 高端存储

成本低 ~ 中中 ~ 高（规模化后摊薄）

一句话理解：传统封装是"一人一套房"——每颗芯片独立封装再焊到板上。先进封装是"整层楼统一装修"——多颗芯片在封装内部就拼好了，对外只需一次焊接。这就意味着封装本身的复杂度和重要性大幅上升——封装不再只是"穿衣服"，而是成了"盖房子"。

— 图7 先进封装集成形态：从左至右为2D多芯片模块、2.5D硅中介层集成和3D垂直堆叠（概念示意，结构尺寸非按比例） —

专心       专业        专注