芯片课程最大的痛点，是学生看不见、摸不着——信号在纳米级的世界里流动，课本上只有静态的框图。复旦大学集成电路与微纳电子创新学院副研究员傅超给出的解法，是基于SMART仿真平台的RTL级微架构实践教学：该平台为玄铁C910处理器提供精确到时钟周期的仿真环境，让学生快速掌握EDA工具使用、总线外设知识和嵌入式开发流程。

傅超展示了三个层层递进的核心实验：缓存仿真实验，通过RTL级仿真让学生直观看到缓存参数如何影响程序性能；YOLO卷积函数仿真实验，让层次性存储系统和分支预测技术不再是抽象概念；基于wujian100 SoC平台的五子棋智能设备开发，则把学生带入系统集成与软硬件协同的真实战场。

最直观的一组数字来自D1开发板实践：学生围绕YOLO v3-tiny目标检测任务学习嵌入式Linux开发与性能优化，单图处理时间从未优化的139.7秒，一路“抠”到28秒——快了将近5倍。性能不是老师讲的，是学生自己一版一版改出来的。

“我们希望通过递进式的实践教学，让学生从微架构分析、SoC系统集成，一直走到性能优化与领域专用架构设计。”傅超表示。

上海创芯学院工程中心负责人季燕伟介绍了这所新型研发机构的战略定位。为支撑国家半导体产业战略、解决高端芯片设计人才缺口，上海市决定成立上海创芯学院，由复旦大学、上海交通大学和上海科技大学共同参与创建——这所注册在浦东、由上海市经信委主管的学院，本身就是上海作答“人才命题”的一步棋。

学院的打法可以用一句话概括：“不看论文看流片”。“三导师制”由学术导师、行业导师和企业导师联合指导，评价标准不是论文数量，而是真实流片。2026年2月，学院完成首届92名硕士生遴选；6月完成150名硕士和60名博士招生；中期规划每年培养400名工程型硕士和100名工程型博士。

“我们要培养的是具备宏观战略眼光与扎实工程硬实力的复合型领军人才，让他们毕业即具备成为企业首席架构师的潜质。”季燕伟说。

人才培养不只要解决“量”的问题，还要跟上“技术之变”。浙江大学集成电路学院“百人计划”研究员徐炜鸿带来《RISC-V进入“向量时代”》技术分享：AI模型的权重和基因组学的数据，都撞上了同一堵“内存墙”，而RISC-V向量扩展（RVV）凭借“一套代码，跑遍所有向量长度”的可伸缩特性，为跨领域加速提供了统一方案——硬件怎么升级，软件不用重写。

两个案例足以说明这条路线的威力：端侧大模型推理加速器VeLU，通过三项微架构优化，在不增加一条新指令的前提下实现14.6 OPs/cycle的吞吐，效率相比x86和ARM领先8—48倍；基因组学比对加速器VEGA在短读长场景下实现15.1倍加速，面积效率达到CPU的283倍——同样的硅片面积，干出283倍的活。

“可编程性与专用性能可以兼得，开放的RISC-V是这种协同最好的载体。”徐炜鸿强调。他同时透露，玄铁MME矩阵扩展规范已开源v0.6.0版本，C907成为首款集成IP，团队正发起AME任务组推进标准化——高校不只是标准的使用者，也正在成为标准的制定者。

如果说前三位嘉宾回答的是“学生学什么”，阿里云智能集团AI解决方案架构师杜心怡回答的是“未来的工具长什么样”。她系统介绍了阿里云为芯片设计提供的全栈能力：EDA上云让设计团队按需弹性扩容、告别沉重的IT运维；Qwen系列大模型持续迭代支撑研发实践；魔搭社区则把模型、数据、工具与科研社区连成一体。

核心是“芯-模-云”协同理念：真实芯片任务定义规格与验收标准，模型提出候选方案，EDA工具执行验证，数据与评测方法持续沉淀，形成工程反馈闭环。效果如何？在AI for IC实践中，通过开源工具链沙箱完成从RTL编码到物理版图的完整流程，单块GPU跑一夜，就把逻辑门数从8298压缩到678，物理面积缩减约81%。

在人才培养侧，阿里云与复旦大学等高校共建CFFF科研智算平台，开设AI融合实践课程，并提供大模型工程师ACA/ACP认证。“我们要培养的是驾驭云与模型、对验证结果负责的AI Native芯片设计领军人才。”杜心怡表示。

阿里云智能集团AI解决方案架构师杜心怡

这场论坛让人看到“共建”的另一种形态：复旦把玄铁处理器请进课堂，创芯学院用“流片”重写评价标准，浙大带着前沿研究加入标准制定，阿里云把云和大模型变成新的实验台，而达摩院专门设立了高校生态合作的岗位，把火把一支支递出去。RISC-V的人才培养，没有哪一家能单独完成——它是政府、高校、企业、平台共同的事业。

标准会迭代，芯片会更替，唯有生生不息的人才，是生态最深厚的护城河。星火已燃，燎原可期。