2026 RISC-V 中国峰会 | 矩阵聚力,共筑生态:AME 技术研讨会共话 RISC-V AI 软硬协同

RVEI工委会 2026-10-22 20:46

2026 RISC-V 中国峰会 | 矩阵聚力,共筑生态:AME 技术研讨会共话 RISC-V AI 软硬协同图1 更多精彩,请点击上方蓝字关注RVEI

2026 RISC-V 中国峰会 | 矩阵聚力,共筑生态:AME 技术研讨会共话 RISC-V AI 软硬协同图2


2026 年 10 月 20 日下午,第六届 RISC-V 中国峰会同期活动“AME 技术研讨会”成功举办,以“矩阵聚力,共筑生态”为主题,围绕矩阵扩展标准、AI 系统软件和加速器实践展开交流。从计算需求到架构设计,从编译器和操作系统到模型运行,再到数据中心部署,论坛连接了 RISC-V 矩阵计算的关键环节,探讨软硬协同以及商业落地的实现路径。
本次论坛由 RISC-V International、上海开放处理器产业创新中心指导,中国科学院软件研究所、北京开源芯片研究院、RISC-V 工委会指令集工作部联合主办。玄铁团队以标准参与和工程实践连接社区,与国际专家、科研机构及产业伙伴共同探索 RISC-V AI 计算的发展方向。

从标准议题出发,打通技术与应用

标准 · 软件 · 产业生态

三位致辞嘉宾从标准、软件和产业生态出发,勾勒出矩阵扩展走向应用的关键链条。阿里巴巴达摩院首席科学家孟建熠将 AME 定位为 RISC-V 社区共同探索的技术方向。他提出,是否需要独立矩阵扩展、应保持怎样的独立性、适用于哪些负载,都需要通过模型、算子、应用和硬件实现的数据回答。贯通指令集、软件栈与真实场景,才能让架构选择成为可验证、可落地的行业方案。

2026 RISC-V 中国峰会 | 矩阵聚力,共筑生态:AME 技术研讨会共话 RISC-V AI 软硬协同图3

图 2|阿里巴巴达摩院首席科学家孟建熠致辞

上海开放处理器产业创新中心秘书长、北京大学讲席教授谢涛关注 AI 对基础软件研发方式的改变。他认为,软件生态建设不能长期依赖人力扩张,模糊测试、智能体等方法可以加速编译器测试、算子优化和软硬件协同;形式化语义与验证则应为 AI 参与系统软件开发建立可靠边界,让效率与正确性同步提升。

2026 RISC-V 中国峰会 | 矩阵聚力,共筑生态:AME 技术研讨会共话 RISC-V AI 软硬协同图4

图 3|上海开放处理器产业创新中心秘书长、北京大学讲席教授谢涛致辞

北京开源芯片研究院院长唐丹指出,AI 算力架构和软件接口仍存在碎片化问题,开放、免费的矩阵指令标准有望为多样化实现建立共同基础。面向增长的 AI 推理需求,RISC-V 可以通过指令、处理器 IP 和软件生态协同,形成新的产业机会,吸引全球开发者参与。

2026 RISC-V 中国峰会 | 矩阵聚力,共筑生态:AME 技术研讨会共话 RISC-V AI 软硬协同图5

图 4|北京开源芯片研究院院长唐丹致辞

不止于算力,矩阵扩展回应真实负载

计算密度 · 数据搬运 · 指令集设计

「为什么需要矩阵计算」,是理解 AI 架构的一道基础问题。IBM 杰出研究员 José Moreira 从计算密度和数据移动出发,解释矩阵架构的价值:乘加能力快速增长后,数据能否及时送达计算单元,成为决定效率的重要因素。GEMM 与 GEMV 的数据复用和算术强度不同,矩阵扩展应面向负载设计数据搬运机制,与标量、向量能力互补,而非单纯追求峰值算力。

2026 RISC-V 中国峰会 | 矩阵聚力,共筑生态:AME 技术研讨会共话 RISC-V AI 软硬协同图6

图 5|IBM 杰出研究员 José Moreira:Why matrix computations?

玄铁处理器高级研发工程师谢瑞祺介绍了当前 AME v0.6 的寄存器架构、核心矩阵乘指令,以及与向量和访存能力的衔接。AME 采用独立二维矩阵状态及相应计算、访存机制,使矩阵能力不受 RVV 向量寄存器长度的直接限制,并为不同实现保留扩展空间。

v0.6 已通过任务组 Development Complete 阶段投票,但数据类型表达、方形与非方形操作数组织、M 与 ACC 寄存器是否继续分离等问题仍需结合软硬件实现评估。工作组将推进评审与方案收敛,以 2027 年 4 月底完成正式批准为目标。

2026 RISC-V 中国峰会 | 矩阵聚力,共筑生态:AME 技术研讨会共话 RISC-V AI 软硬协同图7

图 6|玄铁处理器高级研发工程师谢瑞祺:AME Spec 当前进展与基本特性介绍

规范只批准一次,相关代码却会被反复编译,矩阵上下文也需频繁切换。RISC-V International TSC 副主席、VRULL 创始人兼首席技术专家 Philipp Tomsich 将讨论延伸到编译器和操作系统契约。他提出,数据类型应尽可能被工具链静态识别,矩阵状态应由操作系统精确分配、保存和恢复。32 位、48 位和 64 位指令编码的选择,需平衡编码空间、类型信息和操作数表达能力。静态类型、统一寄存器类别及矩阵上下文管理仍是社区提案,需通过原型与性能模型检验。

2026 RISC-V 中国峰会 | 矩阵聚力,共筑生态:AME 技术研讨会共话 RISC-V AI 软硬协同图8

图 7|RISC-V International TSC 副主席 Philipp Tomsich:Typed Tiles, Shared State

从 PyTorch 到 FPGA,建立端到端验证链路

系统软件栈 · 仿真验证 · 硬件原型

中国科学院软件研究所助理研究员张洪滨介绍了 RuyiAI 从 PyTorch 模型到 AME 硬件的系统软件路径,通过 MLIR/LLVM、GCC 等工具链及图编译、算子库,连接上层框架与底层矩阵指令。面向不同微架构,软件需在统一接口与定制优化之间取得平衡;软件可控的异步语义也是后续协同议题,为编译器和运行时留出高效调度空间。

2026 RISC-V 中国峰会 | 矩阵聚力,共筑生态:AME 技术研讨会共话 RISC-V AI 软硬协同图9

图 8|中国科学院软件研究所助理研究员张洪滨:面向 RISC-V AME 扩展的 AI 系统软件栈

香山·八达岭项目负责人高明晋从智能体时代 CPU 与 AI 加速器紧耦合的需求出发,介绍了 AME 指令提案、仿真验证与 FPGA 原型。团队探索动态矩阵块和微缩放,并在基于AME指令集的加速器FPGA原型上运行大模型,用真实负载检验数据搬运与软硬件协同。特定分析算例为架构取舍提供量化依据,呈现了从规范、验证到硬件实现的路径。
2026 RISC-V 中国峰会 | 矩阵聚力,共筑生态:AME 技术研讨会共话 RISC-V AI 软硬协同图10

图 9|香山·八达岭项目负责人高明晋分享 AME 指令提案、仿真验证与 FPGA 原型

五场报告共同呈现出一条主线:矩阵扩展不是孤立的指令,而是架构、编译器、操作系统、运行时与硬件实现共同完成的系统工程。

从“能用”到“创造价值”,寻找商业化入口

圆桌:漫谈 Agentic AI 时代的 RISC-V 产业生态

在 AME TG 主席、阿里巴巴达摩院资深技术专家苏中主持的「漫谈 Agentic AI 时代的 RISC-V」圆桌上,五位产业嘉宾将技术讨论推向商业闭环。

2026 RISC-V 中国峰会 | 矩阵聚力,共筑生态:AME 技术研讨会共话 RISC-V AI 软硬协同图11

图 10|圆桌论坛:漫谈 Agentic AI 时代的 RISC-V

烽火超微副总经理袁振涛从整机和客户视角提出,用户购买的不是孤立的 CPU,而是供应连续性、迁移成本、兼容性、易用性与维护性构成的「广义性价比」。网卡、GPU、DPU、内存和存储需要协同,BIOS、BMC、操作系统、数据库和大模型软件也要完成适配。「最核心的我觉得关键词是价值。」只有在供应、性能或场景匹配上创造价值,RISC-V 才能从「能跑」走向稳定部署。

阿里云服务器研发业务解决方案负责人刘礼寅认为,软件迁移成本是确定的,客户首先会问新架构带来什么新增价值。与成熟的 x86、Arm 全维度竞争并非早期最优路径。「要落地还是得找一些垂直的场景。」以 DPU 控制面、存储加速等场景建立标杆,再由标杆带动软件生态和规模,是更现实的切入方式。

中国移动云公司芯片技术总监刘亚南将数据中心落地概括为硬件、生态、成本「三道坎」,首先仍要跨过硬件。软件团队需要真实高性能服务器验证,仿真可以支持编译和基础设备工作,却不能替代与 x86、Arm 的系统性能比较。谈及未来两三年的关键任务,他说:「两个字:兑现。」从存储、智算机头等可控场景开始,以真实部署兑现能力,才能吸引软件投入并形成规模。

天数智芯市场生态部总监金楷杰关注异构软件栈。CPU 架构变化牵动内存一致性、DMA、中断、内核、固件及 GPU 驱动,接口和软件基础长期碎片化,会让重复适配吞噬商业收益。「硬件可以百花齐放,但是这些相应的软件的东西还是要标准化一点。」政企和运营商的非核心、隔离业务可以先承担验证,再推动互联网和云上业务逐步迁移。

云豹智能产品总监吕涛结合 DPU 实践指出,RISC-V 已用于数据平面的流表处理、网络报文和拥塞控制,但「接口标准、软件能跑」不等于系统性能可用,缓存行为、内部总线与设备协同仍需在真实硬件中打磨。DPU 控制核可能成为 RISC-V 大核进入数据中心的第一阶台阶,并延伸到在网计算、近存计算和 Agentic AI。持续投入还需商业回报:「都要能从中获利,就是商业上它有那个逻辑要成立。」

圆桌讨论揭示,商业化不是单点性能突破,而是系统验证、迁移成本与客户价值的共同兑现。以真实硬件完成验证,以标准化软件降低适配成本,从存储、DPU 控制面、智算机头、异构解耦和边缘 AI 等差异化场景切入,再由政企、运营商、云厂商和大型终端客户推动标杆部署,逐步形成规模、摊薄成本,是值得探索的落地路径。

以真实负载推动AME矩阵标准走向应用

从稳定可靠到创新卓越

孟建熠博士在主论坛报告中以「从稳定可靠到创新卓越」为题,这一判断,在研讨会的讨论中有了具体的形状:从 AME 指令定义、软件栈适配、仿真原型开发,到云计算场景的商业落地展望,与会专家达成共识——用真实负载判断架构取舍,用编译器与操作系统的反馈完善规范,用原型和量化分析验证设计,用产业场景检验系统价值。

对玄铁与社区伙伴而言,开放标准、软件工具、硬件验证与商业场景需要形成闭环。只有让开发者用得上、系统承载得稳、客户看得见价值,让芯片、系统、软件、应用各方都获得持续回报,RISC-V AI 才能从技术创新走向产业增长——而这,正是「从稳定可靠到创新卓越」的必经之路。




来源:RVEI指令集工作部


2026 RISC-V 中国峰会 | 矩阵聚力,共筑生态:AME 技术研讨会共话 RISC-V AI 软硬协同图12


关于科技区角:国内科技展会垂直内容策划服务商,提供从论坛内容全案策划、会展市场化IP打造到精准专业观众一站式邀约服务,以产业内容吸引高质量B端人群,打通展会从议题设计、演讲嘉宾邀约、宣传预热、精准邀观到供需对接全链路。
声明:内容取材于网络,仅代表作者观点,如有内容违规问题,请联系处理。
AI RISC-V
more
智元也开始“锁芯片”了:战略投资清华系RISC-V公司
芯来科技发布 Nuclei Studio VSCode IDE 预览版本:更轻、更现代的 RISC-V 开发体验
同期活动|邀您相约第六届 RISC-V 中国峰会——AME 技术研讨会分论坛
RISC-V Ottawa 2026 | RISC-V 与 AI 的未来
多款研发成果即将亮相!北京RISC-V数字基础设施创新中心邀您相约第六届RISC-V中国峰会
2026 RISC-V 中国峰会 | 隼瞻科技邀您共赴Axon Platform AI算力平台发布会
新芯片密集亮相,RISC-V发力AI时代
RISC-V 中国峰会首日 Tutorial 成功举办,AI for RISC-V 研发教程广受好评
openEuler on RISC-V SIG Meetup 2026:版本演进与服务器平台建设
全球产业力量齐聚深圳,第六届RISC-V中国峰会顺利举办
Copyright © 2025-成都区角科技有限公司
蜀ICP备2025143415号-1
  
川公网安备51015602001305号