《FPGA Horizons Journal》第 5 期于 2026 年 10 月发布。本期内容涵盖 AI 辅助 FPGA 设计、硬件在环验证、FPGA 工程师薪资调查、PCB 电源完整性、开源 ISP，以及 EDA 工具链容器化等话题。

从 FPGA 开发方法到实际硬件设计，再到工程团队的开发流程，本期依然关注 FPGA 工程师在项目中遇到的实际问题。

1.《星际迷航》能教会我们什么？AI 如何用于 FPGA 设计

作者：Adam Taylor，Adiuvo Engineering 创始人

AI 在 FPGA 设计领域一直是一个颇具争议的话题，但它已经逐渐进入工程工作的各个环节。我们需要认真思考的不再是要不要使用 AI，而是应该怎样正确地使用它。

不妨想象一下，如果我们真的生活在 24 世纪，《星际迷航》中的场景成为现实，会给现代工程设计带来什么启发？

在《星际迷航》中，Scotty 和 Geordi La Forge 会系统地分析问题、进行仿真、审查设计，最终交付经过仔细验证的解决方案。与之形成对比的是《星球大战》中的 Han Solo：他可能在激烈的战斗中临时修理超光速引擎，依靠工具和临场发挥解决问题。

这不仅是两部科幻作品的区别，也代表了两种不同的工程理念。

前者会先明确问题和目标，再把功耗预算、安全裕量等约束告诉计算机，检查计算机给出的结果，最后交付解决方案。这样的工作方式，实际上与现代工程师借助 AI 完成设计任务有不少相似之处。

作者认为，AI 辅助设计并不意味着可以跳过理论基础，也不是简单地让 AI 随意生成代码。工程师仍然需要理解底层原理，只是可以站在更高的抽象层次上开展工作。从逻辑方程、原理图设计，到 VHDL、Verilog，再到 HLS 和模型化设计，AI 辅助设计可能成为 FPGA 开发抽象层次继续提升的下一步。

2. FPGA 工程师到底值多少钱？2026 年英国薪资调查

作者：Matt Hilbert，《FPGA Horizons》编辑

想了解 FPGA 工程师的薪资水平，并不是一件容易的事。查看 Indeed、SalaryExpert 或 Glassdoor 等常见招聘和薪资网站，往往会得到不同的数字，而且这些数据通常难以清楚地区分初级、高级和首席工程师等不同职位。

为了更准确地了解英国 FPGA 工程师的薪资情况，《FPGA Horizons》开展了 2026 年英国 FPGA 工程师薪资调查。调查结果呈现出一个相对清晰的趋势：工作经验是影响 FPGA 工程师薪资的关键因素之一。

文章不仅比较了不同职位的薪资中位数，还分析了工程经验和 FPGA 专项经验对收入的影响。随着工程师承担更多责任、积累更深入的 FPGA 设计经验，薪资水平通常也会相应提高。

调查还发现，职业生涯中期值得特别关注。拥有 6～9 年经验的工程师，薪资增长更加明显，同时也有相当一部分人考虑在未来一年内更换工作。

文章随后将英国调查结果与美国 FPGA 工程师的薪资数据进行比较，讨论不同职业阶段的收入水平，以及企业如何留住经验丰富的 FPGA 人才。

3. AMD Vitis HIL：让 FPGA 在真实硬件上完成验证

作者：Adam Taylor，Adiuvo Engineering 创始人

过去，仿真常常被视为 FPGA 功能验证的最终依据。设计可以在硬件投入使用之前通过仿真，证明其在测试条件下满足功能要求。

但随着现代 FPGA 系统越来越复杂，传统仿真的局限也越来越明显。对于一些设计而言，即使只仿真几百微秒的实际运行时间，也可能需要相当长的计算时间，而这对于复杂系统来说可能还只是整个验证过程的开始。

如今，许多 FPGA 设计包含深度 DSP 流水线、多吉比特高速接口、嵌入式处理器，甚至混合信号前端，其中一些特性很难仅依靠仿真进行充分验证。

AMD Vitis Hardware in the Loop（Vitis HIL，硬件在环）正是为了解决这一问题。它让设计在真实硬件上以实际速度运行，同时由软件模型提供输入激励并分析输出结果。

与完全依靠软件仿真相比，Vitis HIL 可以显著缩短部分验证任务的执行时间，让工程师在相同时间内测试更多场景。文章还介绍了如何将 Python 测试环境与 FPGA 开发板结合起来，以及如何在 AMD Versal 平台上验证 AI Engine 与可编程逻辑组成的异构系统。

4. 为什么 FPGA 项目应该更快地构建、更快地发现问题？

作者：Stephen V. Chavez，Siemens EDA

每一个 FPGA 项目从一开始就伴随着不确定性。在编写第一行 RTL 代码之前，工程师就需要对系统架构、接口、时钟策略、时序要求、存储器行为和系统集成作出判断。

这些假设是工程设计中不可避免的一部分，但它们也会带来风险。真正的挑战并不是完全消除假设，而是在错误的假设演变成昂贵的硬件问题之前，尽早发现它们。

作者在文章中提出了一个重要观点：最成功的工程团队，不一定是犯错最少的团队，而是能够比其他团队更早发现错误假设的团队。

仿真、时序分析、硬件原型、设计评审以及不同工程领域之间的协作，都不应该仅仅被看作项目流程中的几个阶段，而应该成为持续降低不确定性的手段。

所谓“快速构建、更快发现问题”，并不是鼓励失败本身，而是强调通过更快的实验和验证获得反馈。当问题还处于设计早期、修改成本较低时，尽早暴露问题，往往比等到硬件完成后再排查更加有效。

文章进一步讨论了仿真验证、时序收敛、跨时钟域（CDC）、复位设计、PCB 与 FPGA 协同设计，以及尽早进行硬件原型验证的重要性。

5. FPGA 的 BGA 封装如何布线？PCB 设计中的电源完整性挑战

作者：Tomas Chester，Chester Electronic Design

随着 FPGA 器件越来越复杂，PCB 设计也面临着越来越多的挑战。特别是采用高密度 BGA 封装的 FPGA，大量引脚集中在有限的封装面积内，如何完成扇出布线、维持电源完整性，同时满足高速信号的设计要求，成为硬件设计中的重要问题。

文章从 PCB 布局与布线的实际需求出发，讨论如何在 FPGA 密集的 BGA 引脚阵列下优化电源分配网络（PDN），并选择合适的引脚扇出方式。

对于高密度设计，工程师可能需要在高密度互连（HDI）、微孔、背钻以及定制焊盘设计等方案之间进行权衡。这些选择不仅影响布线是否能够完成，也会影响电源去耦、电气性能以及整个 PCB 的制造成本。

文章重点关注如何在复杂 FPGA 封装条件下，协调电源分配、信号布线与 PCB 制造约束，为高密度 FPGA 硬件设计提供实际参考。

6. Mini-ISP：面向 FPGA 的开源图像信号处理器

作者：Timor Knudsen，AMD 战略应用工程师

这个之前介绍过了《》。

在许多视觉系统中，深度神经网络（DNN）并不一定需要直接处理未经处理的传感器原始数据。对于检测和分类等任务而言，先通过传统图像信号处理（ISP）完成必要的图像处理，往往更具实际意义。

如果让神经网络重新学习黑电平校正、白平衡、去马赛克等成熟的 ISP 功能，不仅需要针对具体传感器收集训练数据，还会占用额外的计算资源。将这些成熟功能直接用硬件实现，可以让神经网络把更多计算资源用于真正的 AI 任务。

然而，不同传感器和应用对 ISP 的需求差异很大，很难用一个固定的 ISP 方案满足所有场景。

为此，作者在两年前启动了一个面向 FPGA 的模块化 ISP 项目，希望提供一种可以根据应用需求灵活定制的图像处理方案。这个项目就是 Mini-ISP，如今已经在 AMD 的支持下开源。

Mini-ISP 提供 Verilog RTL、仿真模型和测试平台，并采用模块化设计，方便开发者根据具体需求进行修改和扩展。其设计目标包括较低的资源占用、较高的处理性能、可靠的功能正确性，以及满足多数应用需求的图像质量。

项目还考虑了 AI 辅助编码工具的使用，希望降低开发者实现和定制 FPGA ISP 的门槛。

项目地址：https://github.com/amd/mini-isp

7. 为什么现代 EDA 工作流需要容器化？

作者：Alper Yazar，ASELSAN

大多数工程师都会使用 Git 或 SVN 等版本控制工具管理源代码，但单独保存源代码并不足以保证设计能够在未来重新构建。

FPGA 代码必须经过 EDA 工具编译，才能生成最终的比特流文件。而这个结果不仅取决于源代码，还取决于所使用的工具链及其运行环境。

可以把这个关系简单表示为：

即使使用完全相同的 Verilog 代码，如果采用不同版本的 EDA 工具，也不能保证最终生成相同的比特流。

这对 FPGA 项目尤其重要，因为一些设计可能需要维护很多年，甚至几十年。随着操作系统、软件依赖和工具版本不断变化，原有工程可能逐渐变得难以重新构建。升级工具也不一定总是更好的选择，因为新版工具或更新后的 IP 仍然可能引入新的问题。

容器化提供了一种保存开发环境的方法。通过将工具链、依赖库和相关配置封装在容器中，工程师可以更容易地复现原有环境，并在需要时重新构建设计。

文章介绍了 EDA 工具依赖管理中的常见困难，以及如何利用 Docker 等容器技术，将 FPGA 开发环境应用于日常 GUI 开发和自动化 CI/CD 流程。

8. AMD Vitis HLS 与智能体 AI：以 SHA-256 为例

作者：Wen Chen，AMD 高级软件开发工程师

高层次综合（HLS）允许开发者使用 C/C++ 描述 FPGA 硬件，而不是直接编写寄存器传输级（RTL）代码。这提高了设计抽象层次，但要获得高性能实现，通常仍然需要工程师具备专业经验，并根据工具反馈反复进行优化。

近年来，大语言模型（LLM）开始被用于辅助 HLS 开发。这也带来了一个实际问题：AI 智能体如今究竟能在多大程度上参与真实的 FPGA 设计？它又会在哪些环节遇到限制？

文章通过一个具体案例研究了这个问题。一位刚接触 FPGA 设计的工程师，在 LLM 助手的协作下，使用 AMD Vitis HLS 优化 SHA-256 计算内核，并在两周内实现了 2 倍的性能提升。

不过，这项实践并不只是展示 AI 的优势。研究也指出了 AI 辅助 HLS 在实际工作中仍然存在的局限，包括信息获取不足和执行能力受限等问题。

作者借助这一案例，分析当前 AI 辅助硬件设计的有效之处与不足，并探讨未来设计智能体如何进一步改善开发流程，同时保留工程师必要的监督与判断。

9. 最后的技术资讯：小型医疗成像系统与 FPGA 优化计算

期刊最后还整理了一组来自其他技术媒体的项目与研究报道。

其中一项工作来自达特茅斯学院：研究团队开发了一套基于 FPGA 的开源电阻抗断层成像（EIT）系统。该系统采用 Artix-7 FPGA 控制多通道数据采集，将高速采集、片上 FFT 解调等功能集成在一个小型平台中，目标是在难以使用 MRI 或 CT 的环境下提供便携式成像能力。期刊介绍称，该项目公开了电路原理图、PCB 制造文件、FPGA 比特流、VHDL 源码、MATLAB 软件和物料清单等资料。