AI与EDA双向奔赴：芯和半导体的系统级新棋局

电子发烧友网报道（文/吴子鹏）10 月 30 日，2026 芯和半导体用户生态大会在上海举办，主题为 “芯跃系统，智驭万变”。来自算力芯片、存储、先进封装、高速互连、核心器件、PCB 与整机等环节的超千名产业链企业与高校代表到场，围绕 STCO（芯片到系统的协同优化）、系统级 EDA 与 AI for EDA 三条主线展开交流。会上，芯和半导体提前发布 EDA2027 版本，并一次性推出多项与 AI 深度绑定的新产品。

在 AI 算力需求的牵引下，这届大会释放出一个清晰的信号：EDA 正处在范式转换的节点，算力的衡量单元从单颗芯片变成一整个系统，而 AI 也不再是 EDA 的 “点缀”，开始真正走进设计主流程。

EDA for AI：算力竞争走向系统级，STCO 势在必行

“以前我们讲单芯片的 PPA，今天讲的是每秒每瓦能生成多少 token。” 芯和半导体董事长凌峰博士在开幕演讲中道出了 AI 时代最根本的变化。他认为，随着计算单元从芯片扩展为机柜乃至集群，衡量算力的指标已经从 FLOPS 转向吞吐、时延、每瓦 token 产出与总拥有成本 TCO。

这背后是 AI 对整个产业体量的重估。凌峰博士给出的数据显示，2023 年业界曾预测半导体行业将在 2030 年达到 1 万亿美元；但 AI 改写了这个故事，去年行业规模已接近 1 万亿，今年预计达到 1.66 万亿，2030 年预计达到 2.3 万亿。驱动力的尽头是 token：两年间 token 使用量增长了约 95 倍，其中大模型训练仍以每年约 5 倍速度增长，推理今年已超过训练，成为最大 AI 工作负载（占比约 60%）。

算力形态随之迁移，超节点成为 AI 算力竞争的重点。而一旦系统成为竞争单元，“木桶效应” 就变得格外残酷。凌峰博士用算力、存力、运力、电力四块 “木板” 做了拆解：只把 GPU 算力做好远远不够，存力跟不上没有价值；算力、存力都达标，却无法高效完成数据传输，同样无法发挥性能；更关键的是电力，缺少可靠的供电与散热方案，一切都无从谈起。并且四者之间相互耦合：温度变化会带来电阻改变，电流分布随之偏移，进而影响信号完整性。

因此，凌峰博士认为 STCO 势在必行：要求设计从初始阶段就站在系统层面，以整体能效和成本为目标，把芯片、封装、板卡直至机柜纳入统一考量，让电、热、力、光等多物理场问题在设计前期实现协同解决。

AI for EDA：AI 真正走进设计主流程

如果说 STCO 回答的是 “为什么要看系统”，那么 AI for EDA 回答的则是 “面对如此庞大的设计空间，人如何高效完成评估与优化”。在芯和的语境里，EDA for AI 与 AI for EDA 并不是两条平行线，而是一套可以相互咬合的闭环。

“没有仿真驱动设计的基座，AI 就没有用武之地；而没有 AI，规模持续膨胀的多物理场协同计算也难以高效落地。” 芯和半导体总裁代文亮博士在与媒体交流时多次强调这一循环逻辑。一方面，AI 时代的算力系统对电、热、应力、光等多物理场仿真需求陡增，仿真规模动辄上亿甚至十亿单元，单纯依靠传统求解器，算不快也算不准；另一方面，AI 训练恰恰需要海量可信数据，芯和 16 年积累的多物理场求解能力，能够在明确边界约束下产出经过标定、蒸馏、可信的数据集。

业界谈论 AI for EDA 时常混为一谈，但深耕一线的从业者对二者有着清晰边界。

界线的一侧，是能够用自然语言完整描述的领域。凌峰博士的判断相当坦率：“只要是大语言模型能用自然语言来描述的内容，我觉得被替代的概率就会很大。” 例如，基于数百页设计规范生成 RTL、编写测试激励、从 PDF 器件手册提取引脚信息并创建符号与封装，这些都属于语言与符号类操作，恰好是大模型擅长的工作。

界线的另一侧，是需要求解物理方程才能回答的问题。这类场景的输入不是自然语言，而是几何结构、材料参数、边界条件与分布函数；结果的正确性不由语料库决定，而由麦克斯韦方程组约束。在这条路线上，大模型无法替代求解器，但可以避免每次都完整调用求解器做全量计算。

这是理解芯和 AI 布局的关键。本次发布的并非通用对话式助手，而是两套定位明确的系统：

AgentEvo（Agentic AI 超级智能体平台）负责编排层：理解工程目标与约束条件，自动拆解任务，调度多个智能体与专业 EDA 工具。平台下设 Chiplet Level、Board Level、System Level 三条业务线，分别对应先进封装与 3DIC、板级 PCB、系统级多物理场仿真，由六类智能体分工完成预测、优化与智能化设计。

XAI（Physics AI 可信物理智能底座）负责物理层：由智能建模、智能设计、物理场预测与智能优化四类智能体构成。它的典型能力包括：将 AI 代理模型应用于非线性效应显著、传统建模难度高的有源器件，功率与效率预测精度控制在 3% 以内，建模耗时约 10 秒；采用 Transformer 模型对复杂 PCB 结构做物理场预测，在尺寸、布局、器件发生变化时仍具备良好泛化能力，基本实现实时输出；借助代理模型完成滤波器等结构优化，设计效率提升 8 倍；依托大模型自动识别原理图开展设计审查，审查耗时减少 80%、建库时间减少 60%。

代文亮博士指出，在推动 AI 融入多物理仿真这件事上，芯和具备天然优势。核心逻辑在于：仿真产出的数据全部基于给定边界条件生成，而非互联网抓取的公开数据。也就是说，这类数据天然带标签、经过物理规则蒸馏。芯和做过验证：通过 AI 推理芯片堆叠结构的热分布，和完整多物理场仿真结果误差控制在 3% 以内。

这引出芯和最核心的战略判断，也解释了为什么由这家企业讲述这套故事：高质量数据从哪里来。

芯片制造与芯片设计环节的数据高度封闭，各家相互保密，裸芯片级数据几乎无法用于模型训练。而 STCO 面向系统侧，国内整机产业链基础雄厚，整机可实测、数据可追溯。供电指标可以测量，散热分布可以通过温度扫描采集，高速波形可以借助示波器捕获。在评估这个赛道价值之前，需要看清一个差异：当行业各方都在争夺芯片内部的黑箱数据时，系统层的数据具备可获取、可标定、可与实物测试结果交叉校准的特点。

这套论断最好的验证，来自真实工程落地案例。联想与芯和历时一年多联合开发的 EDA Agent 2.0 就是典型代表。现场演示的完整链路如下：

输入 “我要设计一款高密度 AI PC” 的自然语言需求 → 读取 LPDDR5X 器件手册 → 智能建库 Agent 解析手册并提取引脚信息 → 原理图同步至 PCB，传递器件与网络信息 → 自动布局布线，布通率 100%、DRC 零错误 → 调用 Notus 导入 PCB 数据、识别信号网络、设置仿真频率与端口并求解，提取 DDR 通道 S 参数 → 调用 SI Expert，确认配置后提交通道分析 → 自动输出包含信号幅度、码间干扰、串扰、眼图等指标的分析报告。

官方披露成果：设计迭代效率提升约 5 倍，人工操作量减少约 90%。

综合来看，芯和在 AI for EDA 赛道的优势，并非单点产品领先，而是源于长期在系统级 EDA 领域的深耕积累。

和起家于数字实现的 EDA 厂商不同，芯和并未涉足逻辑综合、物理实现等数字设计环节，16 年来始终聚焦多物理场仿真、系统级封装与高速互连。“我们的基因不是芯片，是系统。”AI 浪潮，恰好把这份长期沉淀的价值释放出来。

其次，芯和搭建了完备的核心求解引擎体系：矩量法、有限元、FDTD 三大电磁引擎，搭配区域分解有限元等混合算法，以及流体、结构分析引擎，覆盖 “Iris—Metis—Notus—XES” 产品层级。据介绍，其多物理场引擎曾获国家科技进步一等奖。

第三，正如前文所述，STCO 面向系统侧，在高质量数据获取上具备天然优势。

此外是 “仿真驱动设计” 的闭环架构。近半年，芯和补齐传统封装设计工具、PCB 设计工具以及 3DIC 先进封装设计工具，实现设计与仿真在同一体系内同源耦合。因此 AI 调度调用的不是第三方插件，而是自研、从原理图、版图、仿真到签核（Signoff）的完整链路。

结语

AI 重塑了计算范式，迫使设计对象从芯片拓展到系统，催生 STCO 与新一代系统级 EDA—— 这是 EDA for AI；而系统复杂度持续抬升、设计空间急剧膨胀，已经超出人力处理上限，需要让 AI 进入设计主流程完成探索、预测与优化，再由专业 EDA 和可信物理仿真完成验证闭环。这是 AI for EDA。

正如代文亮博士所说：“系统级 EDA 让我们从芯片看到系统，AI for EDA 则让 AI 真正进入设计主流程。” 沿着这两条主线，这家系统原生的 EDA 厂商，正在把国产 EDA 的价值边界，从芯片延伸至 AI 计算基础设施与下一代智能系统设计。

AI与EDA双向奔赴：芯和半导体的系统级新棋局图1