AI、高性能计算（HPC）和先进汽车系统正在推动半导体设计突破传统单片 SoC 的极限。随着光罩尺寸限制以及成本、良率和功耗方面的挑战日益突出，业界正加速采用基于芯粒的 Multi-Die 架构。
这一趋势带来了巨大机遇，同时也增加了集成复杂性。设计重点正在从单纯打造性能卓越的芯片，转向设计多个能够像一个统一系统一样协同运行的 Die。
将片上网络（NoC）扩展至芯粒之间
架构师不再将所有功能集成到一个超大型 Die 上，而是使用多个经过优化的芯粒构建系统。这种方式能够带来更高的灵活性并加快创新，前提是这些芯粒能够作为一个统一系统协同运行，而不是一组彼此独立的器件。
然而，每增加一个 Die 边界，都可能带来额外的延迟、复杂性和工程风险。因此，片上网络（NoC）必须突破单颗芯片的范围，演进为覆盖整个封装的统一通信架构。
针对这一趋势，Arteris 提供了一系列增强型技术，专为可扩展、更快实现芯片的高性能计算和汽车级关键任务设计而打造。该解决方案通过提供支持标准化 Die-to-Die 通信的关键 NoC IP 技术，并将关键 SoC 创建工作流程自动化，帮助缩短芯粒和 SoC 的设计时间，同时优化功耗、性能和面积（PPA）瓶颈。
从系统架构的角度来看，通信始终通过统一互连完成，而不是在设计后期再将相互独立的互连结构拼接起来。这种架构方法使设计人员能够扩展系统，同时保留成熟 NoC 技术所具备的诸多特性。
荣获 Stevie 技术创新奖
业界的认可进一步印证了这一技术路线的重要意义。
Arteris Multi-Die 解决方案最近在第23届International Business Awards®（国际商业大奖）中获得技术创新方面的认可，彰显了其应对日益复杂的半导体和 SoC 设计挑战，以及满足下一代计算需求的能力。
评委还认可了该解决方案在芯粒集成、缓存一致性、数据移动、验证以及缩短芯片实现时间等方面的能力，同时肯定了其广泛的行业应用和坚实的技术基础，并指出该解决方案充分体现了产品与市场的契合度以及客户价值。
这些评价进一步表明，业界已经认识到：要成功实现 Multi-Die 设计，需要的是完整的系统级架构，而不仅仅是将芯粒连接起来。
这类独立的行业认可尤其重要，因为 Multi-Die 仍然是一个新兴领域。与成熟的 SoC 设计方法相比，目前能够有效管理复杂芯粒系统中的通信、验证和软件集成的方法仍然相对有限。来自资深行业评委的认可进一步证明，该解决方案针对的是设计人员当前实际面临的问题，而非假设性的未来需求。
成功的 Multi-Die 开发涉及的远不止互连 IP。不同 Die 之间的规格必须保持同步，硬件和软件团队需要保持一致的集成方式，同时还必须从整个封装层面验证安全假设，而不能只关注单个芯片组件。
随着项目规模扩大，自动化的重要性也日益凸显，因为依靠人工协调这些工作会变得越来越不切实际。
作为 Multi-Die 解决方案的一部分，Arteris 的 Magillem 平台能够简化芯粒组装以及软硬件集成。与此同时，Cycuity Radix 硬件安全保障解决方案可帮助尽早发现漏洞，并在完整的 Multi-Die 器件范围内验证安全要求。由此可构建更具可预测性的开发流程，减少集成过程中的意外问题，并让设计在迈向量产的过程中更有保障。
面向复用而设计
Multi-Die 架构的一大优势，是能够在不同产品和细分市场中重复利用经过验证的芯片。半导体公司无需针对每一种新应用重新设计规模越来越大的单片 SoC，而是可以开发经过优化的芯粒，并通过不同的组合和扩展方式打造差异化产品。这种模块化方法能够缩短开发周期、提高工程效率，并通过最大限度地复用经过验证的 IP，帮助降低技术风险和业务风险。
然而，要真正实现这些优势，并不是简单地在物理层面连接芯粒就足够了。随着系统不断演进，通信架构也必须具备良好的扩展能力，使设计人员能够添加、更换或升级芯粒，而无需从根本上重新设计互连或软件环境。通过将 NoC 扩展至 Die 边界之外，架构师可以在保持一致系统架构的同时，构建能够跨产品世代持续演进的灵活平台。
随着半导体系统日益异构化，设计团队需要能够跨多个 Die 扩展的可复用架构，同时避免大规模重新设计。如果将 Die 边界视为架构边界，会带来不必要的复杂性。让这些边界在很大程度上对设计人员透明，则可以让工程师将更多精力投入系统创新，而不是底层基础架构。
超越 Die 边界，迈向统一系统架构
Multi-Die 架构很可能不会局限于大型 AI 加速器。随着芯粒生态系统不断成熟、行业标准持续演进，同样的架构理念也将影响网络、汽车、边缘 AI、通信和工业计算等领域。
未来，成功的关键将越来越不在于能够连接多少个芯粒，而在于这些芯粒能否作为一个统一、一致的计算平台高效协同运行。
从单片 SoC 转向 Multi-Die 系统，也改变了架构设计的决策方式。架构师不再只是优化单个 Die，而需要对工作负载进行划分、确定通信模式、预估带宽需求，并决定哪些功能应该集成在一起、哪些功能应该彼此分离。早在物理实现开始之前，这些决策就已经会对性能、验证工作量、软件复杂性以及未来的可扩展性产生影响。
通过将经过验证的 NoC 技术扩展至单个 Die 的边界之外，Arteris 正在帮助业界将这种未来架构变为现实。随着芯粒生态系统不断成熟，能够让 Die 边界在很大程度上实现透明化的架构，将帮助半导体企业打造功能更强大的 AI、HPC 和汽车系统，同时降低集成风险并加速创新。
如需了解更多，请访问 arteris.com， 或点击“阅读原文”下载 Arteris Multi-die 解决方案手册。
点击“阅读原文”下载
我们拿到了它的官方中文完整资料包，一次打包给你：
3份PDF资料：
- 《Arteris Multi-Die 解决方案手册（中文）》——完整平台概览：互连 + 一致性 + 集成自动化 + 硬件安全
- 《FlexGen Multi-Die 智能互连 IP 数据手册（中文）》——非一致性 NoC 跨 Die 扩展，AI 驱动拓扑生成，号称生产力提升 10 倍、布线缩短 30%，数据都在手册里
- 《Ncore Multi-Die 数据手册（中文）》——2~4 Die 缓存一致性方案，UCIe 1.1、Mesh/全互连、全局 NUMA，与 Synopsys/UniVista UCIe 完成预集成
1个官方讲解视频：
- 《Scalable Multi-Die Solutions for AI, HPC, and Automotive ADAS》
