当AI算力的竞争从单颗芯片的制程比拼，延伸到机柜、集群乃至超节点的系统级较量，半导体产业的设计逻辑正在被彻底改写。摩尔定律放缓之下，单纯依靠工艺微缩拉动性能增长的路径愈发狭窄，算力、存力、运力、电力的协同优化，成为决定AI系统最终能效与成本的核心命题。
10月30日，以“芯跃系统，智驭万变”为主题的2026芯和半导体用户生态大会（XTUG 2026）在上海举办，超千名来自AI芯片、先进封装、存储、高速互连、服务器系统等领域的产业人士齐聚，围绕STCO、系统级EDA与AI for EDA等核心议题展开深度交流。
会上，芯和半导体正式发布EDA2027版本，亮出Agentic AI超级智能体平台与可信物理智能底座两大AI成果，交出了国产EDA应对系统级算力时代的答卷。
算力范式重构：
从“单点最优”到“系统协同”的产业必然
在大会致辞中，中国半导体行业协会副秘书长陈文指出，人工智能正在推动半导体产业创新从制程微缩转向系统集成，这一趋势下EDA的战略地位比以往任何时刻都更加突出。“光刻机的难，难在系统的精密配合；而EDA的难，难在广度与生态，要覆盖从设计、制造、封装到千差万别系统场景的全链条，考验整个产业的协同成熟度。”
这一判断与国家产业规划方向高度契合。赛迪研究院集成电路研究所所长周峰表示，“十五五”期间，先进封装、多芯片集成与EDA已被列为产业基础能力建设重点，EDA需要从单点工具进一步走向系统化、智能化，支撑产业从体量扩张向体系化高质量发展转型。据赛迪测算，2030年全球半导体市场规模有望达到2.3万亿美元，其中AI贡献了主要增量，而系统级设计能力将成为释放算力价值的关键支撑。
产业变局的底层逻辑，是算力衡量标准的根本性转变。芯和半导体董事长凌峰博士在开幕演讲中提出，PC时代用MIPS衡量单芯片性能，移动时代用PPA评估芯片竞争力，而进入AI时代，计算单元已从单颗芯片扩展为机柜、集群乃至AI工厂，衡量算力的核心指标变成了每秒每瓦Token产出、时延与总拥有成本（TCO）。
芯和半导体董事长凌峰博士
“系统算力就像一只木桶，容量取决于算力、存力、运力、电力中最短的那块板。”凌峰用木桶理论解释道，更关键的是，这几块“木板”并非彼此独立：热会改变电阻进而影响供电稳定性，供电波动又会牵连信号质量，光模块的波长漂移与封装热设计直接相关。过去各环节分头优化、串行推进的模式，已经无法应对AI系统的复杂度，往往芯片性能很强，却因为散热、互联或供电短板无法充分释放。
在此背景下，STCO（芯片到系统的协同优化）成为产业共识的破局路径。其核心是从设计之初就站在系统全局视角，以整体能效与成本最优为目标，将芯片、先进封装、PCB板卡、整机机柜乃至超节点纳入统一考量，让电、热、力、光等多物理场问题在设计前期得到协同解决，避免后期返工带来的高昂成本。
STCO落地攻坚：
“系统原生”基因下的差异化突围
STCO并非凭空出现的概念，而是AI算力需求倒逼下的工程必然。但要从理念走向量产落地，既需要长期的技术积累，也需要完整的工具链支撑。
凌峰在媒体采访中坦言，芯和并非传统意义上的数字EDA厂商，公司成立16年来，始终扎根系统级封装（SiP）、多物理场仿真领域，从封装系统切入，逐步向芯片与整机两端延伸，天然带有“系统原生”的基因。“十几年前我们做SiP的时候，就在和系统打交道；后来Chiplet兴起，封装本身就是一个小型算力系统，这些积累不是短期研发就能补上的。”
芯和半导体总裁代文亮博士则用一个形象的类比，阐释了STCO与传统设计方法的本质差异：“把姚明的腿、爱因斯坦的大脑组合在一起，每个局部都是最优，但整体可能连走路都不协调。系统设计的核心是协调，而非堆砌单点优势。”
他进一步指出，AI硬件研发中处处是这样的权衡：为了提升带宽把存储与计算芯片堆叠得越近，热密度就越高；CPO将光引擎封装进芯片侧能降低时延，却会带来散热难度上升、良率成本增加的问题，也因此业界开始向XPO等可插拔方案演进。“技术选型从来不是追求某一参数的极致，而是在系统层面达成综合性能、成本与可靠性的平衡，这正是STCO的价值所在。”
自2026年3月正式将战略从DTCO升级为STCO以来，芯和在半年多时间里快速补齐工具链版图，推动理念落地。代文亮介绍，除了传统的多物理场仿真优势，公司已陆续推出PCB设计工具、传统封装设计工具，以及面向3DIC先进封装的X Stack设计平台，形成了“仿真驱动设计”的完整工具链，覆盖从先进封装、PCB到整机系统的设计全流程，支持微流道、冷板、连接器等系统级部件的建模与分析。
商业落地层面，STCO已从概念走向真实项目。据透露，过去四五个月，芯和几乎每月都会发布STCO相关的客户合作案例，覆盖PCIe 6.0、Chiplet先进封装、CPU设计、CPO光电协同等多个方向。本次大会上发布的系统级光电联合仿真平台，正是应CPO/NPO技术趋势而生，解决电转光、光转电的跨域联合仿真难题。
AI深度融入设计流：
从效率工具到设计范式升级
如果说STCO拓展了EDA的空间边界，那么AI则正在重塑EDA的效率边界与使用方式。随着设计复杂度指数级上升，仅靠人工遍历方案、反复迭代的模式已难以为继，AI for EDA从单点辅助功能走向设计主流程，成为行业确定性趋势。
本次大会上，联想集团首席工程师兼总监莫志坚分享了与芯和联合开发的EDA Agent 2.0落地实践。现场演示显示，这套多智能体协同系统已能覆盖从读取器件手册、智能建库、原理图生成、自动布局布线，到调用仿真工具、输出DDR分析报告的完整研发链路，全程自动化运行。数据显示，该方案可将设计迭代效率提升约5倍，人工操作量减少约90%。
“过去EDA Agent更多是单点辅助，比如回答设计规范、完成单一任务；现在已经能自主编排流程、调度多工具协同，真正进入了设计主流程。”莫志坚表示。
在芯和半导体发布的EDA2027版本中，AI的平台化与产品化成为核心升级方向，形成了两大核心AI能力：
AgentEvo超级智能体平台：作为“设计大脑”，负责理解工程师的自然语言需求、拆解工程任务、编排工作流程，并自动调用底层专业EDA工具执行。平台下设Chiplet、Board、System三个层级的智能体，分别对应先进封装、PCB设计与整机系统场景。
XAI可信物理智能底座：基于芯和16年积累的多物理场仿真数据训练，承担建模、预测与优化功能，帮助工程师在秒级完成大规模设计的性能预判，大幅拓展可探索的设计空间。针对多芯片堆叠热仿真场景，XAI的推理结果与传统多物理场仿真的精度误差可控制在3%以内，耗时从数小时缩短至数十秒。
对于业界普遍关心的“AI能否直接用于量产流片”的问题，凌峰在采访中给出了清晰的判断：AI提升设计效率已是既成事实，但当前阶段仍需跨过“可信度”这道关。“芯片流片成本极高，完全由AI生成的设计必须经过专业EDA工具的签核验证与人工确认，这一步目前还不能省。”
芯和半导体副总裁仓巍则用自动驾驶的分级做类比：“现在的EDA Agent大概处在L2到L3之间，能在特定场景下自主跑完一段高速，比如从建库到布局布线再到仿真的完整流程，但还做不到输入一句话就生成一块可用的电路板。”他表示，AI的价值不在于替代工程师，而在于承接重复性工作、拓展设计探索边界，让工程师聚焦于架构决策与系统权衡等高价值环节。
芯和做AI for EDA的独特优势，在于数据的可信性与场景的丰富性。代文亮指出，芯片设计数据往往高度封闭，但系统级场景拥有大量可测、可追溯的真实数据——中国拥有全球最丰富的整机厂商资源，从手机、服务器到基站，供电、散热、高速信号等指标均可通过实测获取，为AI训练提供了高质量、高可信度的数据集，也形成了“AI探索方案、专业EDA验证、实测数据反哺优化”的正向闭环。
生态协同破局：
共筑系统级设计产业共识
STCO的落地从来不是单一EDA厂商能够独立完成的命题，它需要芯片设计、封装制造、存储、互联、器件、整机全产业链的协同，也需要工具链、数据模型与行业标准的打通。
在大会期间的《AI时代的STCO系统设计》圆桌论坛上，来自沐曦、立讯技术、村田、武汉新芯、江波龙的产业链高管，从各自环节出发，印证了系统协同的紧迫性与落地挑战。
立讯技术CPO陈琼南坦言，过去缺少系统级联合仿真时，设计问题往往要到样机阶段才暴露，一次互联方案的修改，仅模具与产线调整的成本就高达数千万元。“单独把线缆衰减做到最优没有意义，如果和PCB、连接器、芯片的阻抗不匹配，整条链路的性能可能掉两三个等级。”
武汉新芯CTO周俊则表示，传统封装只是芯片的“保护壳”，但进入3DIC时代，多芯片堆叠让电、热、应力高度耦合，设计缺陷的返工代价是整个芯片堆叠报废。“多物理场仿真必须大幅前置，在设计早期就要把电性能、热性能、力学可靠性一起算进去，不能等流片完再补救。”
江波龙高级技术专家田福俊直指当前最大的断点：工具链的数据孤岛。芯片、封装、PCB、系统团队使用不同工具，模型标准不统一，材料参数、工艺数据无法顺畅传递，前端改一个参数，后端要很久才能拿到更新后的模型，迭代效率极低。
代文亮总结道，STCO的终极目标，是让不同环节围绕同一个系统目标更早协同，让模型、数据和多物理仿真真正贯穿设计全流程。而EDA厂商的角色，正是生态的连接器——不直接共享各方的核心保密数据，但可以基于统一的工具平台与标准接口，帮助产业链判断设计方案是否落在合理区间，推动跨环节协同从“多开会沟通”走向“工具层数据打通”。
据了解，芯和已深度参与工信部工业软件标委会的相关工作，推动开放标准在EDA工具中的兼容支持。下午的两大技术分论坛则进一步将STCO落到工程实处：从海光、豪威、昂瑞微的芯片设计，到长电、芯耀辉、易卜半导体的先进封装与CPO，再到安捷利美维、一博科技的PCB板卡，烽火通信、光本位的高速光电互连，最后到爱德万、季丰电子的测试验证，完整呈现了从芯片到系统的全链路协同生态。
结语
从芯片到系统，是AI算力时代半导体产业的必然转向；从辅助工具到设计主流程，是AI与EDA融合的清晰路径。沿着STCO与AI for EDA两条主线，芯和半导体正在不断拓展国产EDA的价值边界——不再局限于芯片设计环节的效率工具，而是成为贯穿芯片、封装、板卡到整机系统的智能设计底座。
对于国产EDA而言，系统级设计与AI驱动的双重变革，既是挑战，更是换道突围的机遇。无需在传统数字EDA领域复刻海外巨头数十年的积累，而是在新兴的系统级赛道深耕根技术、构建生态力，同样能走出差异化的自主化路径。
而芯和的探索，也为中国EDA支撑AI计算基础设施建设、赋能下一代智能系统设计，提供了可参考的实践样本。
点这里👆加关注，锁定更多原创内容
*免责声明：文章内容系作者个人观点，半导体芯闻转载仅为了传达一种不同的观点，不代表半导体芯闻对该观点赞同或支持，如果有任何异议，欢迎联系我们。
推荐阅读
喜欢我们的内容就点“在看”分享给小伙伴哦~
