全栈芯基建：Marvell重构AI芯片高速公路（四）工艺/IP/封装/内存四维创新驱动XPU时代

为何Marvell能够胜出

这一框架不仅仅代表能力——它展示了一条完整的技术执行链。随着AI芯片开发从现成的CPU/GPU转向定制化计算平台，成功现在取决于全栈能力：从计算解耦 → 系统定义 → 设计整合 → 制造实现。

Marvell 能够覆盖从系统到芯片再到封装的整个链条的能力，使其在AI时代推动定制化XPU及其配套组件的崛起中不可或缺。

工艺：从纳米迈向埃米时代

Marvell 已全面进入2纳米设计节点，并透露其未来路线图包含16Å和14Å等先进节点。这标志着其与台积电等领先代工厂的紧密合作，并展示了Marvell在超高密度逻辑集成和能效优化方面的能力——满足AI加速器、SerDes和高速存储接口的极致性能需求。

➡ 技术意义：能够支持超大规模企业的尖端工艺需求，在HBM集成、高频SerDes和逻辑密度扩展方面获得竞争优势。

IP：全球首款448G电/光SerDes

在OFC 2025上，Marvell展示了全球首款支持448G速率的SerDes IP，同时支持电信号和光信号传输。这代表了共封装光学（CPO）、光引擎和硅光平台的一项重大技术里程碑。

➡ 技术意义：
• 带宽突破：每通道448G为数据吞吐量设定了新标杆，为下一代CXL和AI互连架构奠定了基础。
• 封装与光子集成：该IP与Marvell的光模块和先进封装平台（如InFO、CoWoS、LGA）无缝集成。

封装：进入先进集成战场

Marvell演示文稿中的图示展示了一个典型的3D封装堆栈，可能包括：
• HBM内存堆栈
• 计算小芯片（XPU核心）
• 光学/SerDes I/O芯片
• 2.5D中介层或基于RDL的集成

Marvell通过与台积电及其他封装领导者的合作，提供全方位的封装技术——从扇出封装到CPO、硅光集成，乃至晶圆级系统（SoW）解决方案。

➡ 技术意义：全面的堆栈集成，助力实现CPO、异构集成和AI推理加速器部署。

通过技术驱动跨代际成功

这张图的核心信息是，Marvell不仅仅是组件供应商——它在所有三个基础技术维度上都引领行业：
• 工艺：实现逻辑密度和能效的突破。
• IP：为未来的系统互连架构和CPO架构提供下一代SerDes和光互连。
• 封装：为高性能、高能效的系统部署提供可扩展的物理集成。

这种领导地位使Marvell能够与顶级超大规模企业建立长期、跨多代际的定制平台设计合作——巩固了其在定制XPU生态系统中扮演的关键角色。

定制SRAM与HBM：架构优势

SRAM（静态随机存取存储器）仍然是逻辑工艺进步的关键基准。无论是CPU、XPU、AI加速器还是内存控制器，其整体面积、功耗和带宽通常都受到嵌入式SRAM性能的限制。随着工艺节点进入3nm、2nm并最终迈向埃米时代，SRAM的微缩速度已显著落后于逻辑密度的提升——这加剧了现代芯片中的能耗和内存瓶颈问题。

为应对这一挑战，Marvell已突破传统的IP模式，率先开发定制SRAM，创造出高度定制化、高密度、低功耗的嵌入式内存解决方案。根据其最新披露，Marvell的定制SRAM在相同带宽下实现了50%的面积缩减，待机功耗降低66%，并在相同面积下实现了高达17倍的带宽密度提升——远超当前的商用SRAM和HBM4E组合方案。这反映了嵌入式内存在数据密集型应用中的颠覆性潜力。

同时，Marvell正在推进定制HBM子系统设计，其中逻辑核心（XPU）通过CPO、SerDes和芯粒间互连（D2D）与高速宽带内存进行模块化集成。这不仅支持传统的基于DRAM的内存层级结构，也为基于小芯片的异构集成铺平了道路——非常适合于生成式AI、大语言模型推理和高性能计算系统。

定制内存战略作为核心增长引擎

通过定制SRAM和HBM集成的双轨战略，Marvell正利用其在工艺技术、先进封装和光互连方面的优势，推动下一代AI芯片平台的发展。通过在系统层面优化能效、数据访问和空间密度，Marvell正将自己定位为推动以AI为中心的数据中心基础设施演进的基础力量。

Marvell的业务模式与设计战略转型

Marvell已超越仅仅提供硅IP和芯片设计服务的范畴。它现在提供全生命周期定制云解决方案——整合EDA工具链、共封装设计、测试平台、供应链管理、制造和可靠性验证。这一模式使Marvell能够在项目启动前2-4年就与客户共同定义平台架构，显著加速产品上市时间并提升代际升级的节奏。

迄今为止，Marvell已与AWS、Microsoft、Meta和xAI等客户达成了价值数十亿美元的定制合作伙伴关系，并且活跃芯片位和部署平台数量持续逐年增长。

前瞻性路线图：从3nm到2nm再到埃米时代

Marvell已宣布完成其2nm和16Å级平台的IP验证与量产准备。从2025年开始，公司正积极推动基于2nm节点的定制SRAM和共封装光学（CPO）架构，为未来晶体管数量超万亿、满足机架级计算需求的AI系统奠定基础。

https://tspasemiconductor.substack.com/p/from-custom-sram-to-optical-serdes

芯启未来，智创生态

湾芯展2025与您相约！