深度参与RISC-V峰会，合见工软重磅演讲彰显EDA/IP行业领导力

在7月17日上午举行的峰会主论坛上，合见工软首席技术官贺培鑫博士参与圆桌论坛环节，并就RISC-V产业落地、Chiplet等行业热点话题发表看法。

在下午举行的峰会主论坛上，合见工软副总裁吴晓忠发表了题为《全国产EDA/IP助力新形势下芯片需求》的演讲，深入剖析了目前EDA/IP在半导体产业链以及全球科技博弈中所处的重要战略位置，介绍了合见工软在EDA/IP领域的主要产品布局，以及相关产品在RISC-V领域的应用情况。

近年来，随着中美地缘政治博弈加剧，美国的出口管制政策不断缩紧，持续遏制中国在高性能计算、先进制造及设备、AI领域和EDA/IP领域的技术进展，特别是近期针对EDA的禁售与恢复风波，使得EDA/IP的重要性愈发受到行业以及大众的广泛关注。

在EDA国产替代需求愈发强烈的背景下。日前，合见工软正式发布了多款国产自主自研EDA及IP产品，在进一步完善其芯片级EDA、系统级EDA、高性能IP三大产品线布局的同时，也助力我国自研EDA和IP产品从国产化替代到国际标杆技术的进阶。

吴晓忠对最新发布的五大新品进行了简要介绍：

在主线产品方面，合见工软的芯片级功能验证EDA平台具有高性能，大容量，健壮性，灵活可扩展架构，能够确保验证的可预期性、效率提升、质量保证以及多样化需求。

在配合硬件仿真器上，合见工软还打造了虚拟原型平台UniVista V-Builder/vSpace。据吴晓忠介绍，该平台可在设计早期提供虚拟平台进行架构及软件开发，客户在还未生成RTL、只有模型的情况下，可以集成至该平台。此外，在客户RISC-V设计代码并未ready的情况下，合见工软也可以提供自研RISC-V模型，通过该平台实现集成。

据吴晓忠介绍，合见工软的数字验证硬件平台，历经多代产品演进与迭代，现如今已具备完整的全系列硬件验证产品线，包括了针对中小规模原型验证的Phine Design系列（PD SOLO）、搭载AMD新一代Versal™ Premium VP1902 的单系统先进原型验证平台PHINE DESIGN Advanced Solo Prototyping（简称“PD-AS”）、适用于大规模ASIC/SOC 软硬件验证的全场景验证硬件系统UVHS、以及数据中心级超大容量硬件仿真加速验证平台UVHP系列，产品全线覆盖了从4000万到460亿逻辑门级别的原型验证及硬件仿真，可广泛应用于MCU、物联网、消费电子、视频图像处理、智能手机、通信网络、AD/ADAS智驾、AI智算、HPC超算等领域。

吴晓忠强调，UVHP单系统最大支持460亿门，另外考虑到硬件验证过程中接口的重要性，UVHP同时支持传统的SA(Speed Adapter)降速桥方案，也支持Transactor虚拟接口方案。在存储类模型中，MMK(Memory Model Kit)系列存储模型能够支持存储部分设计，无需Mapping到FPGA中。

而相比于UVHP，UVHS的组合和部署更加方便。因为同时支持原型和硬仿，在容量和用户组合上可以做到更加灵活。同时，通过共享同一套编译软件和runtime软件，也带来很大优势，包括Database、SA接口、Transactor等都可以实现跨平台复用。

演讲中，吴晓忠结合合见工软与开芯院、达摩院玄铁等客户的成功合作案例，介绍了UVHS在RISC-V上的应用情况。

“昆明湖”是开芯院开发的第三代高性能核，整体性能对标 Arm N2，对验证平台提出了严苛要求。而UVHS通过自动化流程、自动分割多片多板级联（20片FPGA级联）；智能分割技术（时序驱动分割）；仿真/原型双模多种调试手段等解决方案，成功应对了芯片开发过程中所带来的大规模、高性能、调试困难等三大挑战。“我们的UVHS提供了更多的调试性能，在开芯院‘昆明湖’16核完整版本中实现超过10MHz的频率，这在传统的仿真平台上是无法做到的。”吴晓忠强调。

在与达摩院玄铁的合作中，UVHS提升了玄铁处理器在AI以及其他应用中的验证效率。据吴晓忠介绍，在玄铁RISCV+AI （C908X）应用架构的系统方案的开发和构建项目中，应用UVHS快速级联编译，仅一周就完成从RTL代码编译到上板调通的全流程。在没有跨片的情况下实现50MHz的速率，跨片情况下做到12MHz的速率，并且提供虚拟原型/硬件双模切换支持，提升软件开发的灵活性和经济性。

UniVista V-Builder/vSpace是合见工软推出的虚拟原型设计与仿真工具套件，包括系统级原型设计工具V-Builder和虚拟原型仿真环境vSpace，可帮助用户快速构建芯片或电子系统级平台虚拟原型、运行和调试嵌入式软件。用户基于模型构建硬件系统的虚拟原型，之后可在虚拟原型上加载、执行和调试嵌入式软件，利用工具提供的增强化软硬件调试分析手段，提升开发测试效率。最终调试通过的软件可平滑迁移到真实硬件中。 

吴晓忠指出，该套件能够提供从芯片到板级全覆盖的电子系统级虚拟原型解决方案。有助于进一步推动芯片开发流程左移，服务于设计公司自主创新需求，加速产品面世。该平台的功能和优势在于提供分钟级快速原型创建和编译，同时具备100MIPS的仿真运行性能。

“该虚拟化平台可以同合见的硬件仿真器和原型平台互动，部分代码放到我们的硬件加速器里，另一部分代码用虚拟模型来做。我们也可以提供RISC-V处理器模型的支持，如果客户有自研的模型，也可以在工具里面直接集成进来。我们能够为用户、特别是软件开发的用户提供便捷的开发平台，推动 RISC-V技术创新并加快下一代产品技术的上市时间。”吴晓忠表示。

随着摩尔定律趋缓，先进制程的设计规则（如最小线宽、金属层数量）愈发复杂，数字实现工具通过内置工艺库和智能算法，通过实现设计与制造环节的高效协同，能够大幅缩短研发周期。

吴晓忠强调，国产自研DFT全流程平台已做到RTL级别的全覆盖。同时，整个流程可以做到历史数据便捷切换，无论是从配置、模式等方面都非常用户友好。此外，在诊断上该平台可以直接定位到相应cell的Layout上，在定位精度方面已经达到业界领先水平。

在算力蓬勃发展的时代，算力芯片对于接口的需求提出了更高的要求——可靠的传输，更高的带宽，更低的延迟，更低的功耗和更复杂的应用场景。合见工软致力于为客户提供可靠的先进接口IP整体解决方案，帮助客户解决在面对新的应用场景和封装形式时在接口实现和使用上的一系列挑战。

据吴晓忠介绍，合见工软目前IP布局主要集中在高速接口IP，包含面向Chiplet互联的UCIe IP和IO Die完整解决方案，也包括首个全国产Chiplet接口HIPI的标准IP/VIP解决方案。除了最新发布的超以太网UEC MAC和32G MPS，合见工软的高速接口解决方案还包括国产PCIe Gen5和RDMA/PAXI/Ethernet完整解决方案等，引领智算、HPC、通信、自动驾驶、工业物联网等领域大算力芯片的性能突破。

此外，为保障芯片的高性能、低功耗，应对AI、ML、HPC等应用场景的发展，合见工软也推出了具有国内领先的全国产Memory接口解决方案，包括HBM3/E、DDR5、LPDDR5等，并实现基于国内先进工艺及部分国外先进工艺的全覆盖。

随着 5G、AI、自动驾驶等技术的发展，电子系统的复杂度呈指数级增长。系统级EDA是支撑高端电子系统落地的核心工具。

合见工软的系统级EDA产品致力于构建商用级电子系统设计环境，覆盖PCB设计、封装设计、2.5D&3D先进封装协同设计、电子系统研发管理环境等多方位解决方案。

据吴晓忠介绍，合见工软系统级EDA产品UniVista Archer具有纯国产自主知识产权、支持高性能大规模复杂场景，广泛支持历史数据转换，兼顾用户设计软件使用习惯，支持Windows、Linux各类操作系统等功能特点，实现对于半导体、通信、AI等电子行业全产业链应用领域的全覆盖。

“合见工软系统级EDA工具支持百万PIN级别，可以实现基于先进封装的基板设计，目前该方案已在国内头部客户中采用。”吴晓忠说。