联发科首款2nm芯片，完成流片

联发科今日宣布，首款采用台积电2纳米制程的旗舰系统单芯片(SoC) 已成功完成设计流片(Tape out)，成为首批采用该技术的公司之一，并预计明年底进入量产。

联发科指出，双方一直以来持续在旗舰移动平台、运算、车用、资料中心等应用领域，一同打造兼具高效能与低功耗的芯片组，而此次合作更象征联发科与台积电坚实伙伴关系的全新里程碑。

台积电2 纳米制程技术首次采用能够带来更优异的效能、功耗与良率的纳米片(Nanosheet) 电晶体结构。联发科首款采用台积电全新2 纳米制程的芯片预计于2026 年年底上市。

台积电强化版2 纳米制程技术与现有的N3E 制程相比，逻辑密度增加1.2 倍，在相同功耗下效能提升高达18%，并能在相同速度下功耗减少约36%。

联发科总经理陈冠州表示，此次采用台积电2 纳米制程技术的芯片开发，再次展现我们领先业界，将先进半导体制程技术广泛应用到多元解决方案的创新能力。双方长期紧密合作，让联发科旗舰产品拥有最高效能与最佳能效，为全球客户带来从边缘到云端的卓越解决方案。

台积电业务开发、全球业务资深副总经理暨副共同营运长张晓强表示，台积电2 纳米技术标志着进入纳米片时代的重要一步，展现公司为满足客户需求所付出的不懈努力，通过持续调整和提升我们的技术，提供高效能的计算能力。我们与联发科技持续合作，旨在最大化提升性能与能效，覆盖广泛的应用领域。

点这里👆加关注，锁定更多原创内容

*免责声明：文章内容系作者个人观点，半导体芯闻转载仅为了传达一种不同的观点，不代表半导体芯闻对该观点赞同或支持，如果有任何异议，欢迎联系我们。