面对半导体产业从消费性电子驱动转向高效能运算（HPC）驱动的结构性变革，联发科（MediaTek）正积极部署下一代资料中心关键技术。联发科总经理暨营运长陈冠州明确指出，公司正全力投入硅光子（Silicon Photonics）与共同封装光学（CPO）技术的研发，并将其视为未来最重要的技术投资方向之一。
陈冠州指出，随着云端运算与AI 模型的规模呈指数级增长，资料中心的传输速率需求急剧上升。联发科指出，公司在云端技术的布局共有三大核心，其中「由电转光」的趋势已不可逆。目前联发科在SerDes（序列解序列器）技术上已推进至200G，2026 年更会有400G 的IP 案子问世。然而，随着传输速率不断提升，传统铜线传输面临物理极限。联发科管理层强调，在400G 之后，技术发展势必会走到「光」的领域，这是公司非常重要的投资方向。
针对市场高度关注的硅光子发展路径，陈冠州明确表示，共同封装光学（CPO，Co-Packaged Optics）是确定的技术演进方向。 CPO 技术能将光引擎与运算芯片紧密封装在一起，大幅缩短电讯号传输距离，进而降低功耗并提升讯号品质。
至于，硅光子的具体应用场景，陈冠州则是透露，目前的焦点在于「XPU 与XPU 之间的连接」。在庞大的资料中心内，数以万计的运算单元（XPU）需要进行高速资料交换，这正是联发科认为对其而言最重要的切入点。而除了长距离传输，光通讯技术也开始影响机柜内部的短距连接。联发科预告，将在2026年四月的光纤通讯大会（OFC）上，展示利用Micro-LED 技术实现的主动式光缆（AOC）新型态解决方案。这显示联发科不仅布局长远的CPO，在近期的光通讯应用上也已有具体成果准备推向市场。
陈冠州强调，硅光子技术的实现并非仅靠单一芯片，而是涉及高度复杂的整合工程。联发科解释，光通讯技术的重点在于如何将光积体电路（PIC）与电积体电路（EIC）进行完美的封装与整合，这直接连结到先进封装技术的挑战。联发科指出，无论是2.5D 或3D 封装，当芯片堆叠时，电性干扰与散热特性与传统消费性电子产品截然不同，挑战非常巨大。为了克服这些障碍，联发科已与台积电建立紧密合作关系，利用台积电的COUPE （Compact Universal Photonic Engines） 平台来实践先进封装的光学技术。
联发科强调，虽然业界存在不同的技术路线，且各自有优缺点，但公司抱持开放态度，会根据客户产品的特性（适合A 技术或B 技术）来协助客户完成设计，并不局限于单一方案。尽管目前先进封装产能（CoWoS）相当吃紧，联发科表示已确认能取得满足2026年及2027年目标所需的产能。公司在先进制程与先进封装的供应链布局上，除了台积电外，尚未有新的主要合作伙伴。
为了支撑庞大相关技术研发需求，联发科也将持续加大投资规模。这包括内部资源的重新分配与组织调整，以及积极招募具备系统架构能力的HPC 专才，招聘范围更延伸至美国等地。针对2026 年的投资规划，联发科预期将会有相当幅度的成长。虽然手机市场在2026 年可能面临挑战，但受惠于资料中心、ASIC 及AI 相关业务的强劲需求，公司对于整体营运前景仍具信心，并致力于协助客户在不同价格带的产品上进行资源调配与避险。
陈冠州进一步指出，正透过深耕SerDes、硅光子、CPO 及先进封装技术，企图在AI 资料中心基础建设中占据关键地位，并将此技术红利延伸至边缘运算装置，以此摆脱纯消费性电子市场的波动，转型为以HPC 为核心驱动力的全方位半导体领航者。
