引言
在芯片设计领域，物理验证是保障芯片成功流片且符合制造要求的核心要素。而设计规则检查（DRC）作为物理验证的关键环节，发挥着举足轻重的作用。DRC主要聚焦于检查芯片版图设计是否契合制造工艺的设计规则，涵盖距离、图形关系、密度、天线、电压等多个关键维度。这些设计规则的设立，旨在确保芯片在制造过程中具备良好的可加工性，进而提高芯片的良品率和可靠性。
随着先进工艺节点的不断发展和芯片设计规模的持续扩大，DRC已成为芯片物理验证中最为复杂、耗时最长的环节之一。华大九天凭借深厚的技术沉淀和持续的创新能力，推出了 Empyrean Argus® 物理验证平台。该平台通过创新的技术架构，重塑了DRC验证流程，为芯片设计提供了高效且精准的保障。本文将深入剖析其四大核心功能模块如何协同运作，以解决纳米级芯片验证的难题，助力芯片设计企业突破物理验证的瓶颈，提升设计效率和产品质量。
并行加速：
突破 DRC 效率瓶颈
当芯片设计规模突破百亿晶体管级别后，DRC的复杂度呈指数级增长，传统的单线程处理方式已难以满足需求。Argus凭借强大的分布式计算引擎，为这一难题提供了高效的解决办法。在Flatten模式下，它支持多线程并行处理，能够充分利用现代计算机的多核CPU资源，显著提升物理验证的速度。
下图展示的是在某大型芯片设计企业的项目中，面对超过80G的超大规模OASIS版图，Argus运用多机分布式并行技术，将DRC检查速度提升了10倍：
Argus的多机并行分布处理技术在业界处于领先地位。在超大规模芯片设计场景中，它可协调多台计算机的 CPU资源开展并行计算，支持调用超过1000核的CPU。这种卓越的并行计算能力，让Argus能够在极短时间内完成复杂的DRC验证任务，加速芯片设计的迭代进程，提升整体设计效率，为项目的按时交付提供坚实保障。
Hier/Flat 模式：
灵活适应多元场景
Argus的DRC功能支持Hier（层次化）与Flat（扁平化）两种模式，以契合不同的设计场景和验证需求。在层次化设计里，Hier模式充分借助设计的层次结构，高效开展规则检查，避免了Flat处理可能引发的计算资源浪费和效率低下问题。通过对各层次模块进行独立检查以及对层次间进行关联分析，Hier模式能够迅速定位DRC错误，并且可以维持设计层次的完整性，便于设计人员理解和处理验证结果。
Flat模式适用于需要将整个设计展开为平面视图以进行详细检查的情形，例如全局布线或填充的统一分析。Argus在Flat模式下支持多线程，可显著提高验证效率。设计团队能够依据不同的设计阶段和验证目的灵活选用模式，确保设计在不同层次和视角下都符合规则要求。
Color拆分：
精准适配先进工艺
在FinFET等先进工艺节点下，多重图案化掩膜拆分（Color）成为芯片制造的核心技术。Argus借助其强大的Color拆分功能，为芯片设计提供了精确且高效的解决方案。Argus能够根据工艺要求，对版图图形进行双重及多重Color拆分，保证各颜色图形符合制造工艺的限制条件。下图展示了Argus支持图形间距规则拆分、预先着色限制、密度均衡优化、切割拆分处理等功能。
合理的Color检查能够有效规避因图形布局不合理而引发的制造缺陷，提升芯片良率。Argus支持多图案化掩膜拆分后的冲突输出，以多种形式展现冲突问题。当拆分图形出现冲突时，Argus会提供详细的冲突信息与可视化结果，帮助设计人员直观地了解问题，及时优化设计布局，使其更好地契合先进工艺的制造要求。
DRC结果可视化平台：
精准定位关键问题
在大规模数字SoC与复杂泛模拟芯片设计过程中，DRC验证往往会产生海量数据，其中掺杂着大量伪错误和无关紧要的信息。这不仅增加了分析的难度，还可能掩盖关键问题，进而延误项目进度。设计团队正面临着前所未有的挑战，即怎样在海量数据中精准定位并高效解决真正影响设计质量和制造可靠性的关键问题。
Argus所提供的PVE结果可视化平台，具备多DB整合功能，支持自定义分组排序，还提供多重Rule-list校验，以此确保数据的完整性，能够轻松应对多用户拆分rule的使用场景。此外，该平台支持DB增量差异化比较，会高亮显示违例新增、减少以及变化情况，便于掌握DB变化动态，实时更新数据状态。这极大地提升了验证结果的可读性与实用性，让设计人员能够迅速明确问题所在，并制定出相应的解决方案。
结 语
华大九天的Argus物理验证平台依托多项技术创新，大幅提升了DRC验证的效率与准确性，能够灵活适配先进及成熟工艺节点下的复杂验证场景。其多核并行架构有效突破了运算瓶颈，成功化解了超大规模设计的验证效率难题。Hier/Flat双重模式兼顾了设计规模与验证精度，Color拆分功能保障了先进工艺节点设计的可制造性，PVE结果可视化平台助力精准定位关键问题。随着3DIC集成技术的不断进步以及先进工艺节点的持续演进，这款集“高性能、高精度、高灵活性”于一身的核心工具，正逐步成为下一代芯片设计与制造取得成功的关键基础，为芯片产业的持续发展提供了坚实的技术保障。
北京华大九天科技股份有限公司（简称“华大九天”）成立于2009年，一直聚焦于EDA工具的开发、销售及相关服务业务，致力于成为全流程、全领域、全球领先的EDA提供商。
华大九天主要产品包括全定制设计平台EDA工具系统、数字电路设计EDA工具、晶圆制造EDA工具、先进封装设计EDA工具和3DIC设计EDA工具等软件及相关技术服务。其中，全定制设计平台EDA工具系统包括模拟电路设计全流程EDA工具系统、存储电路设计全流程EDA工具系统、射频电路设计全流程EDA工具系统和平板显示电路设计全流程EDA工具系统；技术服务主要包括基础IP、晶圆制造工程服务及其他相关服务。产品和服务主要应用于集成电路设计、制造及封装领域。
华大九天总部位于北京，在南京、成都、深圳、上海、香港、广州、北京亦庄、西安和天津等地设有全资子公司，在武汉、厦门、苏州等地设有分支机构。
