隼瞻科技亮相CCF SYS 2025：以RISC-V赋能端侧AI，开辟DSA处理器敏捷开发新路径

9 月 21 日，第三届中国计算机系统大会（CCF SYS 2025）在北京圆满落幕。隼瞻科技联合创始人兼CTO姚彦斌博士受邀出席通用处理器性能提升技术论坛，发表《RISC-V 赋能端侧 AI：领域专用处理器的自动化敏捷开发新范式》主题演讲，深度剖析端侧 AI 计算架构痛点，分享了隼瞻科技在 RISC-V 领域专用处理器（DSA）开发上的技术突破与解决方案。

^{隼瞻科技联合创始人兼CTO 姚彦斌博士}

端侧AI的困局

多样性需求与硬件约束的核心矛盾

当前，端侧 AI 应用场景日益丰富，语音识别、图像识别、视频分析、自然语言处理等场景遍地开花，但 “场景碎片化、需求多样化” 的特点也带来多重挑战：

AI 模型持续演进：CNN、RNN、Transformer 及各类轻量化模型层出不穷，架构复杂度不断提升

数据类型不断迭代：低比特整型、FP8 等新数据类型涌现，对硬件可编程性与扩展性提出更高要求

硬件资源高度受限：端侧芯片需同时满足功耗限制、面积约束与高实时性需求，与 AI 算力持续增长的诉求形成尖锐矛盾。

在计算架构层面，“灵活性” 与 “高能效” 的平衡始终是行业难题。传统通用架构（如 CPU）虽具备图灵完备性与动态适配能力，但计算效率偏低；高效能专用架构（如 ASIC）虽能提升能效，却牺牲了灵活性。如何打破这一困局？隼瞻科技给出了基于 RISC-V 的 DSA 解决方案。

破局之法

“2+N” 平台战略，重构 DSA 开发范式

针对领域专用处理器开发中 “需求方懂应用但缺设计能力，供给方懂设计但缺场景认知” 的痛点，隼瞻科技提出 “需求左移、方案右移” 理念，以 “2+N” 平台战略构建 DSA 处理器敏捷开发体系，让专用处理器开发更高效、更灵活。

全栈 RISC-V 处理器 IP 家族

覆盖多场景需求

隼瞻科技打造经过充分硅验证的 RISC-V CPU 基础 IP 家族，涵盖通用核、车规核、安全核等多类型产品，性能与功能超越国际主流架构，可满足不同领域的算力需求

ArchitStudio处理器敏捷开发平台

实现 “一键式” DSA 开发

作为高度自动化的处理器敏捷开发平台，ArchitStudio 从 “设计 - 分析 - 生成” 全流程革新 DSA 开发模式，大幅降低技术门槛与人力投入：

架构提取更精准：通过 Archit Analyzer 分析引擎，精准定位目标程序（类 C 语言）的运算特征，自动提取架构与指令集需求；

设计描述更简洁：基于自研 RISCAL 架构描述语言与 Wing IR 中间件，统一用户接口，将复杂设计转化为 “乐高式” 模块组合；

交付效率呈指数级提升：Archit Generator 引擎可 “一键式” 生成处理器 RTL 代码、UVM 验证环境、GCC/LLVM 编译器及 SDK 工具链，对比传统人工开发，项目周期缩短 50% 以上，人力投入减少 60%。

端侧 AI 融合解决方案“智翼”

全周期可重构适配变化

针对端侧 AI 场景，隼瞻科技推出 Archit Fusion AI 融合处理器设计平台，通过 “硅前 + 硅后” 双阶段可重构设计，实现灵活性与高能效的兼顾：

硅前可重构：平台级模块化拼搭，覆盖 80% 主流端侧 AI 场景；模块级功能扩展 / 删减，实现 PPA（功耗、性能、面积）最优平衡；

硅后可重构：支持软件定义功能调整，可根据新算法、新模型动态更新配置，延长芯片生命周期，提升客户投资回报率。

平台集成 Wing-A700/A500 高性能 CPU、矢量处理单元（VPU）、张量处理单元（TPU）及 NPU 计算阵列，通过统一处理架构归一化 FFT、卷积、Softmax 等六大特征算子，硬件资源利用率提升 30% 以上，面效能效比显著优化。

未来，隼瞻科技将持续打磨 “RISC-V IP + 自动化开发平台” 双引擎，深耕 AI、无线通讯、工业控制、汽车电子等领域，以 “变革专用处理器设计方法学，构筑中国处理器技术高边疆” 为使命，为全球客户提供更高效、更灵活的 DSA 解决方案，推动 RISC-V 生态在端侧 AI 领域的规模化落地。

关于隼瞻科技

隼瞻科技是一家聚焦DSA处理器设计创新的高科技企业，致力于打造基于 DSA（专用指令集架构）的RISC-V技术体系。公司依托三大核心技术板块 —— 自主研发的RISC-V处理器核、高效敏捷的DSA处理器敏捷开发平台，以及可灵活定制适配多元模型的NPU模块，构建起高度模块化的解决方案体系。通过自由组合的产品架构，精准响应AIOT、DSP、5G 网络、汽车电子、人工智能等复杂芯片场景的差异化需求，为行业提供兼具性能与灵活性的解决方案。