隼瞻科技：ArchitStudio全面革新DSA处理器设计

电子发烧友网报道（文/吴子鹏）在AI技术向千行百业加速渗透、算力需求呈现多元化与碎片化特征的当下，领域专用架构（DSA）已成为突破通用计算瓶颈的关键路径。然而，高门槛、长周期等痛点，严重制约了DSA的规模化落地。在此背景下，隼瞻科技联合创始人兼CTO姚彦斌在RISC-V×AI生态大会暨ArchitStudio用户大会上发表《全面解码ArchitStudio：基于DSA方法论的行业革新》主题演讲，系统性拆解核心技术体系，为行业揭示了一套“全流程自动化”的处理器设计革新方案，正推动整个行业的设计模式实现根本性转变。

隼瞻科技联合创始人兼CTO姚彦斌，图源：隼瞻科技

DSA的黄金时代和落地痛点

姚彦斌以《A New Golden Age for Computer Architecture》论文为引展开了话题，这篇论文阐述了DSA的发展潜能及给行业带来的机遇。论文认为，DSA是一种为特定领域可编程且通常是图灵完整的架构，专门针对特定应用程序类别进行定制。从这个意义上说，DSA与专用集成电路（ASIC）存在差异：后者通常用于单一功能，代码极少变更；而DSA可实现更优性能，核心原因在于其更贴近应用程序需求——既能构建针对特定应用的并行程序，又能更高效地利用内存层级架构。DSA的典型例子包括图形处理单元（GPU）、用于深度学习的张量处理器（TPU）以及用于通信领域的数字信号处理器（DSP）。

这些优势让我们正迎来DSA发展的黄金时代。

不过，设计人员也必须认识到当前DSA落地面临的难题。姚彦斌以端侧AI应用为例具体剖析了这些挑战，包括：

端侧AI应用场景丰富多样：语音识别、图像识别、视频分析、自然语言处理等场景碎片化，需求呈现多元化特征；
AI模型种类繁多且持续演进：CNN、RNN、Transformer、轻量化模型等新模型层出不穷，架构复杂度不断提升；
新数据类型和算子不断涌现：低比特整型、FP8等对硬件的可编程性和扩展性提出了更高要求；- 硬件资源受限是核心挑战：存在功耗限制、面积约束，且对实时性要求较高。

对此，他总结道：“AI应用的多样性以及对算力需求的持续增长，与端侧芯片在功耗、面积上的约束形成永恒矛盾；同时，处理器瀑布式的长周期开发模式与DSA的敏捷快速迭代需求相悖，这是限制DSA处理器落地的根本障碍。”

为帮助行业破解这些难题，隼瞻科技推出了自研产品——DSA处理器敏捷开发平台ArchitStudio。该平台实现了需求“左移”和方案“右移”，为DSA处理器设计提供了一种敏捷开发方法。

ArchitStudio：DSA处理器的“一站式”智能设计工厂

ArchitStudio是隼瞻科技在第五届RISC-V中国峰会发布的重磅产品，也是该公司“2+N”平台战略的重要一环。其核心使命是将复杂、冗长且充满不确定性的DSA处理器设计流程，转化为高度自动化、智能化的敏捷开发体验，集成了隼瞻科技在处理器架构、自动化工具链领域的深厚积累。

隼瞻科技“2+N”平台战略，电子发烧友网记者拍摄

该平台的第一大优势是界面友好，可为设计人员提供流畅的交互流程与丰富的可视化操作，支持“乐高”式积木搭建专用处理器；第二大优势是语言专业，采用与程序员广泛使用的C语言近似的语法，兼具高层抽象与微架构细节表达能力，可灵活支撑AI、通信、工业控制等各类领域专用处理器的按需构建；第三大优势是极致效率，能够实现分钟级生成完整交付包，提供PPA（性能、功耗、面积）预估与瓶颈分析，助力架构级敏捷迭代，同时支持MHz级时序精准仿真，加速验证迭代优化；第四大优势是全栈闭环，实现了“定义即交付”，打通了从架构创新到硬件落地的最后一公里。

完整的ArchitStudio包含四大核心组件：高度智能化的DSA架构探索引擎Archit Analyzer、高度自由化的设计器Archit Designer及统一的语言编译基础设施Archit Compiler、“一键式”生成RISC-V定制处理器IP包（HDK/SDK）的Archit Generator。

ArchitStudio平台，图源：隼瞻科技

其中，Archit Analyzer配备丰富的分析引擎，从架构、微架构以及程序代码三个维度提供宏观到微观的DSA设计指导，助力处理器架构师精准定位设计瓶颈与性能问题，优化决策。该引擎提供处理器汇编指令的运行信息，包括指令统计饼状图、指令细粒度分析、运行周期数等，设计人员可依据Profiling结果判断处理器运行效率，借助多层次性能分析输出辅助业务优化。

此外，Archit Analyzer可协助设计人员完成Pipeline Stall（流水线阻塞）分析，辅助算法优化——通过剖析流水线阻塞点和指令覆盖率，制定软硬件协同定制指令优化方案，显著提升特定算法的执行效率。同时，设计人员可借助该引擎结合算法行为特征与目标工艺库，构建从指令级、模块级到系统级的全层级功耗预测模型，精准定位功耗热点，将能效比优化15%-30%。

Archit Designer则是提供Core Editor与RISCAL Editor两种设计入口。用户可以像搭建乐高积木一样，通过拖拽配置处理器核、扩展协处理器、定义自定义指令，所见即所得。平台同时集成了出色的C/C++ IDE，支持软硬件协同开发与调试。

Archit Compiler采用隼瞻自研的高级架构描述语言“RISCAL”及对应的编译框架，能让设计人员高效、精确地描述专用处理器的架构意图，并将其编译为统一的中间表示（Wingsemi Intermediate Representation），为后续自动化流程奠定坚实基础。该编译器构建了覆盖处理器微架构参数（流水线深度、缓存容量、分支预测策略等）的高维设计空间，利用深度强化学习（DRL）算法探索性能（DMIPS/MHz）、面积（mm²）、功耗（mW）的PPA最优解，开发效率较传统模式大幅提升。借助该编译器，设计人员可实现“所见即所得”的代码及组件生成，将繁琐的底层代码设计编写转化为“乐高”式模块搭建。

Archit Generator能帮助设计人员“一键式”生成完整的、可直接投入使用的RISC-V定制处理器IP包（包含HDK硬件开发包和SDK软件开发包）。其自动化生成引擎将传统需要数月甚至数年的繁重手工编码与集成工作缩短至数周，大幅降低人力投入，显著提升项目交付效率与确定性。

在ArchitStudio平台中，除各类工具和编译器外，高级处理器架构描述语言RISCAL同样占据重要地位。RISCAL的名称包含“Retargetable”“RISC”和“CAL”三大核心内涵：

“Retargetable”（可重定向）：秉持可重定向的设计哲学，能够基于用户需求快速迭代生成定制化指令集，精准匹配细分场景的计算需求；
“RISC”（精简指令集）：以开放、开源的RISC-V架构为根基，赋能领域特定指令集的敏捷定义与高效实现，让DSA设计回归开放与简洁的本质；
“CAL”（语言驱动）：实现语言驱动的编译器与硬件RTL同源共生，从指令定义到工具链生成无缝一致，彻底消除架构与实现之间的语义鸿沟。

因此，姚彦斌认为，当前端侧AI规模化落地面临算力适配不精准、开发效率偏低、成本控制难度大三大核心挑战，而RISC-V架构的开源灵活特性与ArchitStudio平台的自动化开发能力形成完美互补，构建起“架构+工具”的双轮驱动模式，为破解端侧AI落地难题提供了有效路径。

隼瞻科技：ArchitStudio全面革新DSA处理器设计图4