概伦电子荣获“中国芯”EDA技术创新及产品革新两大奖项

作为国内首家EDA上市公司，关键核心技术具备国际市场竞争力的EDA领军企业，概伦电子“目标驱动模型提取自动化平台SDEP^™”荣获第二届“中国芯”EDA专项“技术创新奖”；“高西格码良率分析解决方案NanoYield^™”荣获“产品革新奖”，充分彰显了公司卓越的技术创新力和广泛的行业影响力。

在先进工艺节点下，晶体管尺寸即将达到物理极限，复杂的物理效应使得纳米级晶体管的精确建模与超大规模的快速电路设计面临严峻挑战。设计人员需借助半导体器件模型衔接先进工艺与电路设计，以实现高性能和高可靠性的电路设计和仿真验证，以满足AI时代的高性能计算和各类端侧应用的高端芯片设计需求。

为解决“模型研发周期长”和“专家经验断层”等产业痛点，概伦电子成功研发出国际首款全自主可控的SPICE模型提取自动化平台SDEP^™。该平台集成了概伦自主研发的知识化建模引擎与智能化优化算法，支持用户构建适应不同工艺和应用的自动化流程。SDEP^™目前已被多家国际领先的代工厂和IDM所采用，帮助模型工程师显著缩短SPICE模型开发时间，加快工艺平台开发效率，使得先进工艺节点下的DTCO(设计-工艺协同优化)的快速迭代成为可能。

SDEP^™内置建模知识系统，可系统性传承和迭代器件模型参数提取的能力和经验，助力企业构建可持续的知识体系。平台提供灵活的可视化界面与流程定制功能，支持工程师高效完成常规任务与创新方法验证，全面提升建模效率与质量，为先进工艺研发提供强大工具支撑。

同时，SDEP^™配备了功能强大、内容丰富的API，如模型数据分析、模型参数提取和模型质量检查等功能，内置并行SPICE作为核心仿真引擎，支持多种先进优化算法、参数过滤、模型验证和收敛控制等能力。模型专家可借助强大而灵活的各功能模块，根据建模经验逐步定制模型参数提取流程进而建立一整套全自动建模流程解决方案，有助于用户更深入地理解模型、积累建模专业知识和培训建模人才。此外，作为DTCO中的关键环节，SDEP^™有效加速了DTCO流程的迭代。

在先进工艺节点下，各类工艺的随机扰动使得芯片设计人员的设计裕量大幅度降低，高端芯片面临性能和良率优化的巨大挑战。良率导向设计（DFY）是对芯片在流片前采用先进的统计仿真工具进行良率分析和优化，确保芯片产品的可靠性、良率和市场竞争力。现代高端芯片如CPU、GPU、AI芯片和各类存储芯片等，往往包括大量的重复单元，如数以亿计的数字单元库、存储单元、控制单元等，在先进工艺下，晶体管或寄生器件的特性由于工艺的随机扰动造成其中个别单元失效，这会极大影响整个芯片的可靠性和良率，其中单元的失效率将会达到高达6 sigma甚至更高。如采用常规的仿真手段，将需要以月为单位的仿真时间而变得不可行。

为应对上述良率分析与优化挑战，概伦电子推出一站式良率导向设计平台 NanoYield^™。该平台集成先进的统计模型与高效High-Sigma分析算法，结合并行加速架构，在保证精度的同时大幅提升仿真效率，可广泛用于存储器单元及阵列、模拟与数字电路的良率预测与优化、代工厂及IDM公司的SRAM良率提升，以及需要大量工艺角仿真的电路设计场景。NanoYield^™目前已被多家国际领先的存储芯片、代工厂和设计公司所采用，加快产品上市的开发效率，确保存储颗粒、手机处理器等大规模量产芯片的经济可行，系统性规避由流片失败导致高昂的人力、时间和生产成本，成为先进工艺平台研发、高端SoC芯片良率分析的必备工具。

此次SDEP^™和NanoYield^™荣获两项重磅殊荣，充分体现了业界专家评审及行业对概伦电子核心技术及创新实力的高度认可。未来，概伦电子将持续深耕DTCO方法学，重点突破设计和制造领域的关键EDA技术，打造应用驱动的EDA全流程解决方案，为提升我国集成电路行业核心竞争力贡献坚实力量。