ASIP Designer加速无线通信SoC及MIMO球形译码专用处理器设计｜公开课预告

随着5G网络对超高数据速率、超低时延、高可靠的严格要求，传统通用处理器与硬件加速单元的组合架构已无法满足新一代通信系统的要求。专用指令集处理器（ASIP）兼具高性能与软件可编程性，因此有望成为突破无线通信SoC设计瓶颈的关键技术。

然而，ASIP的设计流程极其复杂，涉及指令集定制、微架构优化、工具链开发等多个环节，导致传统设计方法周期长、风险高，严重制约了5G SoC的快速迭代与创新。如何高效地设计出既符合算法特性又具备软件可编程性的ASIP，成为摆在SoC设计团队面前的一大挑战。

在这一背景下，新思科技推出的专用处理器设计工具ASIP Designer应运而生，旨在为开发者提供从架构定义、指令集设计、RTL实现到编译器 / 仿真器自动生成的全流程支持，显著提升ASIP的设计效率与质量，帮助客户在短时间内构建出高度优化的ASIP。

为了让大家进一步了解ASIP Designer在无线通信SoC设计中优势与应用实践，智猩猩联合新思科技策划推出「ASIP Designer加速无线通信SoC设计公开课」。

公开课邀请到新思科技ASIP Designer工具资深应用工程师翟宝陆、韩国建国大学SoC设计实验室Junsu Heo博士两位技术专家主讲，并将于9月24日14:00开讲。

新思科技ASIP Designer工具资深应用工程师翟宝陆：《面向无线通信SoC的专用处理器设计工具——ASIP Designer》

内容概要：

从4G到5G的成功转换需要重新思考无线SoC中的核心架构的实现。通用可编程处理器（主要用于MAC层和更高层级的协议）与硬件数据通路（主要用于数字前端和基带处理）之间的传统划分已不复存在。设计人员需要引入专用处理器 (ASIP)，以满足5G的高数据速率、低延迟和低功耗要求，同时保持软件可编程性，以便快速适应和部署新功能。5G SoC可以包含多核ASIP系统，其中不同的ASIP通过定制以实现5G框图中的特定部分，例如FFT、信道估计和均衡、交织或信道编码。各个ASIP可能具有高度定制的指令级和数据级 (SIMD) 并行性，并具有定制的功能单元和内存架构。

本次分享，将介绍新思科技ASIP Designer工具如何帮助客户在很短的时间内进行处理器架构探索、设计和优化，从而针对5G及更高版本协议，定制适合自身的最优的处理器架构。

韩国建国大学SoC设计实验室Junsu Heo博士：《案例研究：FlexSD，面向MIMO球形译码的粗粒度专用指令集处理器设计》

内容概要：

球形译码（SD）作为下一代无线系统的关键支撑技术，不仅对实现效率有要求，还需要具备算法灵活性。

本案例提出了一种在不同信道条件下，高效支持多种球形译码算法的专用指令集处理器——FlexSD。为了最大化FlexSD的效率，其指令集设计以目标球形译码算法共有的粗粒度算法为基础，并提出了若干指令集架构的优化选项，例如指令级并行（ILP）和硬件资源调度。基于所设计的指令级架构，使用新思科技ASIP Designer工具，生成了寄存器传输级（RTL）模型及编译器相关工具链。

在28nm CMOS工艺下，我们对各个指令集架构选项进行评估，从而得到它们对FlexSD的性能和复杂度的影响。逻辑综合结果表明，通过指令集架构优化，FlexSD的面积效率提升了2.35倍 。此外，在特定信道条件下，FlexSD的功耗效率，相比ASIC方案提高了40%。

对此次公开课感兴趣的朋友，可以扫描下方二维码添加小助手“陈晨”进行报名。已经添加“陈晨”的老朋友，可以给“陈晨”私信，发送“ASIP”进行报名，报名通过后将给到公开课地址。

同时，本次公开课也组建了交流群，开讲前会邀请相关朋友入群交流。