6.4 Tbps 共封装光学引擎：面向AI和数据中心互连的异质集成平台
随着生成式AI、深度学习和云服务的爆炸式增长，全球对数据中心带宽和计算性能的需求正以前所未有的速度增长。传统的可插拔光模块越来越无法满足高速、低延迟和高能效连接的严格要求。在此背景下，新加坡科技研究局（A*STAR）和雨树光子（Rain Tree Photonics）联合提出了一种基于硅光子的6.4 Tbps共封装光学引擎（OE），它展示了旨在支持AI/ML工作负载和超大规模数据中心架构的下一代异质光电集成平台的技术潜力。
该光学引擎采用异质集成策略，将光子集成电路（PIC）与多个电子集成电路（EICs）共封装，使用112 GBaud PAM-4调制支持每通道224 Gbps速率，并可扩展至每通道448 Gbps。尽管其紧凑的尺寸仅为15 × 12.45 mm²，该引擎却提供了6.4 Tbps的总带宽，其模块化设计有利于高密度集成。
在芯片层面，光学引擎集成了32个行波马赫-曾德尔调制器和32个锗光电探测器，每个器件的电光带宽均超过50 GHz，实现了稳健的高速光调制。8个EIC用作驱动器和跨阻放大器（TIAs），并通过微凸点（µBumps）与PIC互连，实现了131 µm的超短互连长度、低插入损耗和高信号完整性。
为实现这种高水平的集成，该平台采用了扇出型晶圆级封装（FOWLP）。在晶圆重构阶段，PIC和玻璃通孔（TGV）结构被嵌入环氧树脂模塑料中。这些TGV由高纯度熔融石英（HPFS）玻璃制成，具有优异的介电性能和热稳定性。通孔间距为125 µm，TGV与PIC和EIC的焊盘间距精确对齐，从而实现了高密度垂直互连，同时最大限度地减少了信号损耗并简化了内部布线架构。
在信号完整性方面，EIC和PIC之间的µBump连接表现出出色的高频性能，在56 GHz时模拟插入损耗仅为0.03 dB，在112 GHz时为0.09 dB。评估了两种将OE连接到封装基板的途径：一种使用传统的C4凸点，另一种使用直接与TGV对齐的µBumps。虽然C4方法引入了更多转换和更高的插入损耗（112 GHz时为0.5 dB），但µBump-TGV途径保持了卓越的电性能，插入损耗仅为0.094 dB，回波损耗优于20 dB，串扰低于–50 dB。
对28 GHz垂直互连技术的对比分析进一步凸显了TGV的优势。其插入损耗为0.049 dB，优于硅通孔（TSVs, 0.17 dB），并提供了与模塑通孔（TMVs, 0.041 dB）和基板通孔（0.031 dB）相当的性能，同时提供了更精细的间距和更高的集成潜力。
该研究还广泛探讨了热和机械可靠性。翘曲模拟显示，使用HPFS玻璃TGV的封装翘曲小于10 µm，而使用ABS玻璃的翘曲约为15 µm。在JEDEC热循环标准下，C4焊点寿命分别为1,413次循环（HPFS）和1,044次循环（ABS），均超过1,000次循环的阈值。µBump焊点表现出更好的结果，分别为1,317次循环（HPFS）和1,653次循环（ABS），表明在不同玻璃基板上都具有很强的机械弹性。
热仿真进一步证实，在10 m/s的气流下，PIC的表面温度可保持在65°C以下，确保光子器件在长期使用期间的稳定运行。
总之，这种基于硅光子和异质集成的共封装光学引擎平台为大规模制造提供了高带宽、低插入损耗、高可靠性和强大可扩展性。与传统的基于2.5D中介层或3D TSV的设计相比，它在性能和可制造性方面具有明显优势。该技术是未来AI集群、高性能计算系统和超大规模数据中心的基础使能者，标志着大规模光电集成发展道路上的一个重要里程碑。
随着AI训练和推理规模持续快速增长，传统的电子互连架构越来越无法满足高带宽和低延迟数据交换的需求。为此，新加坡的A*STAR团队推出了一款高度集成的共封装光学引擎（OE）平台，专为AI/ML工作负载和下一代数据中心打造。该平台利用扇出型晶圆级封装（FOWLP）技术，将光子集成电路（PICs）、电子集成电路（EICs）和先进的封装内互连共同集成在单个模块中。它提供三大关键优势：
· 高带宽光信号与电信号传输的无缝集成
· 低延迟、高吞吐量的数据移动通道
· 模块化封装设计以支持大规模AI集群部署
这种架构方法与领先AI加速平台的战略方向一致，并反映了更广泛的行业向异质集成作为高性能计算基石的转变。
异质集成光学引擎：实现从电子到光子的共封装
该平台的核心是一个光学引擎模块，能够提供6.4 Tbps的总传输带宽，封装尺寸紧凑，仅为15 mm × 12.45 mm。该模块集成：
· 一个光子集成电路（PIC），包含32个行波马赫-曾德尔调制器和32个锗光电探测器，使用112 GBaud PAM-4调制支持每通道224 Gbps速率。
· 八个电子集成电路（EICs），包括驱动器和TIA芯片，通过微凸点（µBumps）与PIC互连。互连长度仅为131 µm，插入损耗小于0.1 dB。
通过利用晶圆级封装和元件的共同放置，该架构显著缩短了信号路径长度，最大限度地降低了功耗和反射损耗，并提高了整个模块的可靠性和集成密度。
FOWLP工艺与模块化封装：支持双面布线和高效光学测试
该平台采用芯片优先的扇出型晶圆级封装（FOWLP）工艺，其中光子和电子芯片被嵌入到重构的晶圆中。该方法结合了几项先进的封装特性：
· 环氧树脂重构模塑：确保模塑封装体内PIC和玻璃通孔（TGVs）的精确对准和机械稳定性。
· 双面重布线层（RDLs）：正面连接到EICs，背面则与主基板连接，实现跨两个表面的完整信号和电源布线。
· 超过3,000个C4焊球：促进与系统板的高密度连接，支持高性能应用的大规模I/O扩展。
· 晶圆级光学测试能力：内置光栅耦合器允许对PIC进行组装前的光学性能验证，提高了良率和生产效率。
玻璃通孔（TGV）：下一代核心互连技术
TGV被用作封装正面和背面之间的垂直互连，与硅通孔（TSVs）等传统技术相比具有显著优势：
· 超低插入和介电损耗：在28 GHz时，TGV的插入损耗仅为0.049 dB，介电损耗角正切（tanδ）低至0.0002，远优于在同一频率下插入损耗为0.17 dB的TSV。
· 细间距高密度互连：TGV间距为125 µm，通孔直径为30 µm，能够与EIC焊盘间距精确对准，在紧凑的尺寸内支持高I/O密度。
· 出色的热机械稳定性：由高纯度熔融石英（HPFS）或ABS玻璃制成，提供卓越的热性能，封装翘曲控制在15 µm以下，并证明其可靠性超过1,000次JEDEC热循环。
与TSV相比，TGV不仅提供更优的信号完整性，还消除了与硅基基板相关的问题，如热膨胀失配和更高的介电损耗——这使其成为高频、高速光学引擎设计的关键使能技术。
光电元件集成：高速双向光传输的核心
该平台中的光子集成电路（PIC）集成了调制器和光电探测器，每个器件提供超过50 GHz的带宽，支持每通道224 Gbps的高速光传输。光学接口设计包括：
· 带光斑尺寸转换器的边沿耦合器：实现与外部光纤的高效耦合，同时最大限度地减少插入损耗。
· 光栅耦合器：专门用于晶圆级测试，允许在组装前验证光子器件性能，从而提高制造吞吐量和良率。
热与可靠性仿真：保障持续高性能运行
热仿真表明，在10 m/s的气流速度下，封装内PIC的表面温度可保持在65°C以下，防止长期运行期间光学性能的热退化。
· 封装翘曲建模：
o HPFS（高纯度熔融石英）基板：<10 µm
o ABS玻璃基板：~15 µm
· 焊点可靠性仿真：
o C4焊点（250 µm间距）：HPFS >1,400次循环，ABS >1,000次循环
o 微凸点焊点：HPFS >1,300次循环，ABS >1,600次循环
这些结果表明，封装的整体热机械稳定性超过了JEDEC可靠性标准，使其非常适合在高频热循环条件下长时间运行。
开启AI系统光电融合新时代
A*STAR的光学引擎平台——通过集成晶圆级封装、玻璃通孔（TGV）和高频光电元件——成功建立了一种专为AI和高性能计算（HPC）应用量身定制的高密度、高能效封装范式。与传统的2.5D中介层和3D TSV架构相比，该平台提供了更优的信号完整性、更紧凑的尺寸和更高的制造良率。
随着大语言模型和数据吞吐量需求持续升级，此类异质集成平台将成为下一代AI基础设施不可或缺的构建模块——标志着为未来计算系统实现光子学与电子学融合的关键里程碑。
*原文出处：Semi Vision
*原文链接：
https://tspasemiconductor.substack.com/p/astar-powering-the-future-of-silicon?r=4hpdhj&utm_campaign=post&utm_medium=web&triedRedirect=true
相关阅读
芯启未来，智创生态
