低功耗DRAM(LPDRAM)技术的发展始终围绕一个核心命题展开：在不断提升性能的同时，尽可能降低功耗。而随着人工智能(AI)应用场景的不断拓展，这一平衡正逐渐向“节能”一端倾斜。
近日，JEDEC固态技术协会发布了最新的低功耗双倍数据速率6(LPDDR6)标准JESD209-6。该标准旨在显著提升内存速度和能效，适用于移动设备和数据中心的AI应用，同时也着手应对安全方面的挑战。
主要特性与性能提升
LPDDR6的性能升级，首要目标是支撑AI等高负载应用场景。据JEDEC LPDDR任务组主席Osamu Nagashima在接受笔者采访时介绍，新标准引入了双子通道架构，在保持32字节小粒度访问能力的同时，实现更灵活的操作模式。
LPDDR6的特性还包括每颗芯片配备两个子通道，每个子通道包含12条数据信号线(DQ)，以优化通道利用率(图1)。此外，每个子通道还配置了4条命令/地址(CA)信号线，经过专门优化，可在减少封装引脚数量的同时，提升数据访问速度。“我们特别关注传输速率和总带宽的表现，这将直接助力AI应用的性能提升。”Nagashima表示。
图1：LPDDR6 SDRAM支持系统元模式，可作为系统的可选功能，用于写入和读取操作。根据写入或读取DQ数据包中的规定，每32字节数据将伴随2字节元数据，与标准的写入(WR-S、WR-L)或读取(RD-S、RD-L)命令一同进行存储或读取。(来源：JEDEC)
LPDDR6还具有静态效率模式，旨在支持高容量内存配置，并最大限度地提高存储体资源利用率；同时支持动态突发长度控制，以实现32B和64B的灵活数据访问。动态写入非目标片上终端(NT-ODT)功能，可使内存根据工作负载需求自动调整ODT，从而提高信号完整性。
能效创新
Nagashima表示，性能与功耗之间的平衡，仍是行业面临的关键挑战。
为提升能效，LPDDR6相比LPDDR5采用了更低的工作电压，并引入了支持低功耗的VDD2电源，且强制要求为VDD2提供两路供电。其他节能特性还包括交替时钟命令输入，用于提升性能与能效；以及低功耗动态电压频率调节(DVFS-LP)，可在低频运行时降低VDD2电压，从而减少功耗。
图2：LPDDR6 SDRAM子通道IO模块(×12 DQ)包含总共16个元数据寄存器(MDR0至MDR15)。每个存储体分配一个元寄存器，用于保留列地址0x3C、0x3D、0x3E、0x3F作为元数据区域。每个32字节的元寄存器可存储来自16个列地址(除“0x3F”外)的16组2字节元数据。(来源：JEDEC)
LPDDR6还具有动态效率模式，该模式利用单个子通道接口实现低功耗、低带宽用例，并支持部分自刷新和部分主动刷新，以降低刷新过程中的功耗。
JEDEC JC-42.6低功耗分委员会联合副主席Jeffrey Chung在同一简报会上指出，节省接口功耗正变得越来越重要。内存与SoC之间的通信构成了系统功耗的主要部分。“采用更宽但更慢的方式，可以让我们使用功耗更低的收发器和接收器。”
Nagashima表示，功耗一直是行业的关键需求，但近年来这一需求不仅在移动应用中更为强烈，在数据中心应用中也同样如此。
Chung补充说，数据中心在功耗与性能之间的平衡，部分受到冷却能力的驱动。特别是当系统接近风冷极限，开始需要更昂贵的液冷方案时，能效优化变得尤为关键。
在数据中心中的作用日益增强
数据中心正效仿移动领域，更加重视节能。LPDDR在相同数据速率下的平均功耗更低，使其对数据中心的吸引力不断提升，尤其是在不需要DDR那样大容量或复杂功能的应用中。
Chung表示，目前已有趋势在中低端数据中心以及不需要大规模内存的AI加速器中采用LPDDR，而高端系统可能仍依赖成本较高的高带宽内存(HBM)。
安全性与可靠性的增强
正如功耗在内存技术中受到越来越多的关注一样，安全性也正受到同等重视。
LPDDR6相比前一代产品增加了多项安全与可靠性改进，包括支持DRAM数据完整性的每行激活计数(PRAC)。
此外，LPDDR6还具备元数据预留模式，通过为关键任务分配特定内存区域来提升系统整体可靠性，同时支持可编程链路保护机制和片上纠错码(ECC)(图2)。
LPDDR6还可支持命令/地址(CA)奇偶校验、错误清除以及内存内置自检(MBIST)，以增强错误检测能力和系统可靠性。
Nagashima表示，在设计内存解决方案时，安全已不再是事后考虑。Row Hammer威胁仍是保护DRAM的主要驱动力。
他指出，诸如每行激活计数、命令/地址奇偶校验和片上ECC等先进功能，共同为数据完整性提供了有力保障，有助于防范Row Hammer等攻击。
LPDDR6还支持增强的元数据管理，使系统能够利用额外数据进行错误检测、纠正和恢复，从而进一步提升系统可靠性。
Chung补充说，实现PRAC和扩展元数据支持会带来一定的面积和功耗开销，但这种影响非常小，不会影响标准系统的性能或带宽。
此外，LPDDR6支持强加密机制，可防止攻击者解密原始DRAM数据，加密和解密操作由主机端管理。
尽管AI对内存提出了前所未有的需求，但Chung表示，LPDDR6标准的更新仍属于渐进式演进，而非革命性变革。“真正的革命性变化通常意味着需要另起炉灶，制定一个全新的标准——就像当年催生出LPDDR以及GDDR那样。大幅更新现有标准会破坏向后兼容性，并要求整个产业进行大规模重构。”他指出，“LPDDR06的设计理念，就是尽可能保持其演进性。”
JEDEC于2021年对LPDDR5标准进行了更新，将速度提升了33%，达到5833Mbps，此次更新重点在于提升性能、功耗和灵活性。初代LPDDR5标准于2019年上半年发布，其输入/输出(I/O)速率为6400MT/s，比2014年发布的初代LPDDR4(3200MT/s)高出50%。
THE END
关注“电子工程专辑”加小编微信
现已开放地区群，请发送消息【深圳】【上海】【北京】【成都】【西安】到公众号
