7月11-12日·苏州金鸡湖国际会议中心，第五届中国集成电路设计创新大会暨IC应用生态展ICDIA 2025即将拉开帷幕。
百位企业领袖到场，500+芯片设计企业，200+整机与终端应用企业，150+AI与系统方案商集体亮相！
大会全方位呈现中国IC应用创新成果，嘉宾阵容空前，满满干货即将送达！
IC 设计与创新应用论坛嘉宾演讲观点前瞻新鲜出炉，更多重磅内容敬请关注！（点击查看完整议程）
码上报名参会
在半导体行业20多年的从业经历，深谙可穿戴、物联网及消费电子市场。曾在全球领先的半导体企业工作10多年，也曾投身创业浪潮和助力国内芯片企业上市。
用连接和智能交互赋能万物智联
在人工智能时代浪潮下，凭借高速连接技术突破数据传输瓶颈，以毫秒级响应机制实现实时交互，深度融合AI智能交互技术，打破设备与场景边界。从终端到云端构建智能协同网络，驱动万物互联向万物智联进阶。
2009年于西安交通大学信息与通信工程学院获得硕士学位，现任中兴微电子IC芯片系统专家级工程师，专注于SOC及处理器性能建模和性能分析。
RISC-V高性能处理器中的性能事件
RISC-V高性能处理器通常采用复杂的微架构设计，使得微架构级性能分析面临较大挑战。为提高生态系统的软件开发与移植效率，实现更加精准的性能评估与软硬件协同优化，性能事件的规范化定义至关重要。本报告将重点介绍RISC-V社区在性能事件标准化方面的最新进展，以及中兴微电子在该领域的研究与实践。此外，报告将探讨如何通过业界协同合作，推动处理器设计与制造企业共同完善性能事件标准，以提升RISC-V生态系统的整体性能分析能力，促进软件与硬件的深度优化。
陈宰曼先生在EDA以及测试测量领域超过20年工作经验，从事过应用，研发，产品架构以及销售岗位。作为第一发明人，他拥有国内外发明专利多项。
西门子 EDA 的 AI 优势 — 实现生产力与性能的全新突破
每个行业都在探讨利用人工智能来提升效率，EDA也不例外。西门子EDA在工具中对于AI技术的使用由来已久。在本次演讲中，西门子EDA将根据行业累积的深厚经验，分享“工业级” AI EDA工具为芯片设计带来的创新改变。
巨霖科技（上海）有限公司 副总经理
15年以上AI、5G、高速数字等芯片的开发经验，主导产品的系统级信号完整性/电源完整性/ Thermal仿真方案和技术攻坚。带领封装/仿真/PCB团队，并与与高速互联IP、后端设计、测试团队合作，负责芯片-封装-PCB协同设计和产品落地。5年以上EDA工具开发经验，负责从芯片-封装-PCB建模引擎及系统仿真平台开发工作。本科与博士毕业于浙江大学信电系，现任巨霖科技副总经理，负责公司产品规划及技术落地。
一站式高速仿真平台助力先进封装设计
随着摩尔定律逐渐逼近物理极限，先进封装技术（如2.5D/3D IC、Chiplet、高密度互连HDI）正成为延续芯片性能提升的核心路径。然而，高集成度封装设计带来的超高速信号传输（>112Gbps），使得信号完整性（SI）问题成为设计成败的关键瓶颈——传统单点工具、分段式仿真流程已难以满足“高频高速+异构集成”对设计精度与效率的双重要求。
本次演讲聚焦“一站式信号完整性仿真平台”如何系统性解决先进封装设计中的SI挑战，分享其核心技术突破与产业落地实践，核心内容包括：
1）先进封装高速设计中的信号完整性挑战
2）当前信号完整性仿真工具的碎片化现状
3) 巨霖科技的一站式信号完整性仿真平台及其案例介绍
面对下一代封装技术（如3D SoC、光互连芯片）的SI仿真需求，平台将持续升级建模精度、计算效率，并通过AI算法实现自动化优化。
鲍敏祺先生现任安谋科技（中国）有限公司产品总监，负责“周易”NPU IP产品，致力于对接并满足多样化端侧硬件设备的不同AI计算需求。他深耕AI领域，拥有丰富的架构设计经验，涵盖了从AI高性能计算到Al高能效比设计等多个重要领域，曾带领团队多次实现了从成功流片到顺利量产的目标，显著提升了AI大芯片的能效比。自加入安谋科技以来，鲍敏祺先生负责NPU IP产品的定义与市场推广，并推动这些前沿技术的实际应用与落地。
算力突破新范式，NPU驱动端侧AI普适化应用
大模型浪潮下，AI计算正加速向终端迁移，PC、手机、智能汽车、机器人等消费级终端成为AI端侧落地的关键载体。NPU凭借专用架构与高能效比等优势，成为AI加速的“核心引擎”。本次演讲，安谋科技将深入解析其新一代自研"周易"NPU的创新突破，同时阐述如何通过融合Arm技术生态与自研创新，为产业伙伴提供高性能、差异化的异构计算解决方案，推动端侧AI应用的普惠化发展。
阳任平先生，现任是德科技市场部经理，历任安捷伦及是德科技工程师，大客户经理等，具备丰富的通信及半导体行业经验。阳任平先生毕业于清华大学电子工程系，分获学士及硕士学位，毕业后一直深耕于电子，通信及半导体产业。
如何应对 AI 浪潮下高速芯片的测试挑战
演讲前瞻
在 AI 驱动的智能革命浪潮中，高速芯片测试正面临前所未有的挑战：Chiplet异构集成技术（2D/2.5D/3D封装）带来的复杂架构，PCIe 7.0/800G 以太网等超高速接口对信号完整性的严苛要求，以及 Serdes/DSP 芯片在1.6T传输下的性能验证压力。
是德科技将从专业测试的角度，解析如何利用先进的测试技术，加快高速芯片的研发周期。
宁波德图科技有限公司 创始合伙人
教授级高工，IEEE Senior Member，宁波德图科技有限公司创始合伙人/副总经理。前三星半导体全球研发总部主任工程师，前美国密苏里科技大学国家科学基金委（NSF）产学联合研究中心访问助理教授。在高速、高带宽芯片EDA，2.5D/3D芯片集成等领域有深入的研究，任IEEE WAI, IEEE EMC&SIPI, APEMC, ISEMC，ACES等国际学术会议技术程序委员会（TPC）主席、委员和分会主席。IEEE Access Outstanding Associate Editor和 IEEE Trans. on EMC杰出审稿人。荣获世界无线电科学联盟(URSI)和APEMC国际会议“青年科学家”奖，IEEE EMC&SIPI和APEMC 国际学术大会“最佳大会论文奖”（第一作者），因对2.5D/3D芯片信号和电源完整性的杰出贡献，2022年被IEEE EMC学会授予“技术成就奖”。
AI 算力时代EDA 赋能高速芯片系统设计
中茵微电子（南京）有限公司 技术总监
20+年IC设计行业工作经验，先后服务于全球化公司和本土fabless设计公司，深耕ASIC设计服务领域。
技术驱动未来：值得信赖的ASIC 合作伙伴
报告以中茵微电子在设计服务领域的案例为切入点，突出公司在设计平台化及先进工艺制程上的优势。
负责Cadence中国区硬件加速器和企业原型平台的技术推广和销售。拥有十多年SOC设计、验证和硬件加速仿真的经验。
新一代的动力双剑：硬件加速和企业级原型
Cadence第三代硬件加速器和企业原型平台的介绍和应用。
码上报名参会
无锡玖熠半导体科技有限公司 首席执行官
钱静洁，无锡玖熠科技CEO，历任Nvidia、AMD等知名企业DFT项目负责人。自研究生时起积累了二十多年芯片可测性辅助设计软件（又名DFT工业软件）工具研究经验,曾参与DGPU和Tegra芯片项目。2021年回到故乡无锡，成立了无锡玖熠半导体科技有限公司，带领玖熠团队，攻克技术壁垒研发出了首款产品ATPG，实现了国内在DFT领域上零的突破。目前玖熠已实现国产DFT全流程工具链的自主突破，覆盖芯片测试全周期，支持先进工艺，填补了国产EDA的重要空白。
赋能未来芯制造：DFT发展、3D IC测试攻坚与玖熠SPLD实践
本次演讲回顾DFT发展历史与EDA工具发展历史，介绍了目前DFT对芯片制造带来的全方位提升，并着重分享了关于当前最火热的3D IC TEST的困难与解决方案，最后介绍了玖熠科技目前在DFT领域研发的SPLD全系列工具情况。
上海启芯领航半导体有限公司 资深产品经理
杨一峰现任上海启芯领航资深产品经理，主要负责公司EDA方向的产品市场开拓；对于数字芯片前端设计及验证领域有着丰富的经验和理解。个人拥有24年以上半导体行业从业经验。曾就职于国内外知名半导体及EDA公司。杨一峰毕业于复旦大学电子工程专业。
破壁EDA 封锁- 国产硬件验证系统的自主攻坚之路
国际大环境日趋严峻的形势下，EDA国产自主化愈发重要，并带来了机遇和挑战。MimicPro系列产品，以其方便灵活的规模扩展性、大容量设计的承载能力、先进的智能自动分割工具、便捷可靠的背板式安装部署及丰富多样的调试功能；适合在设计的各个阶段、进行不同规模的验证需求；并提供丰富的外围解决方案，包括软硬件协同仿真调试等。
蓝碧健，复鹄科技董事长，曾任职于Intel， PDF Solutions （美国纳斯达克上市公司，全球知名EDA厂商），华大九天；曾领导PDF Solutions中国的软件开发部门，创建大数据团队，主导公司跨节点的新软件产品定义，作为主要项目负责人，参与IBM/GF/CXMC/HS的项目实施。20年半导体行业及EDA软件行业经验，熟悉半导体全产业链，对于软件产品定义有深厚功底。
AI变局下的模拟设计应变之道
今年春节DeepSeek火遍大江南北，带动B端对于AI应用落地的关注持续升温，加上硬件厂商的推波助澜，大家都生怕晚了出手就要落后被动挨打，纷纷摩拳擦掌准备大干一场。但是DeepSeek、豆包、千问、混元….，新模型新性能后浪推前浪；MOE、Agent、RAG、MCP….新技术新场景层出不穷；一体机、推理机、集群机、PTX…, 新硬件新架构让人目不暇接；这个行业的方向太多，迭代太快，实在让非本专业的应用端难以抉择。
如何跟上AI大模型发展的步伐，如何做好拥抱AI大模型的准备，如何走在正确的路上，让投入的时间和金钱不会因为选错路线或者产品造成浪费和落后，这是我们在当前的AI变局下需要探索的应变之道。我们从AI落地具体场景的要素出发进行分析，抓住本源，找到模拟芯片设计企业做AI应用的核心竞争力。
报告人长期从事射频/毫米波集成电路设计技术研究与产业化，现为西南集成主任设计师、中电科芯片技术研究院专家、重庆市南岸区“江南菁英”人才，作为骨干人员承担了国家“十二五”、“十三五”国家科技重大专项与国家重点研发计划，获得省部级奖项6项，授权国家发明专利5项。
硅基相控阵收发芯片设计技术
随着商业航天的兴起，新一代高通量卫星将采用低成本相控阵技术进行信号传输，而硅基工艺具有大规模集成特点可大幅降低相控阵天线系统的成本；本报告针对硅基相控阵收发芯片设计中关键技术难点，阐述硅基相控阵收发芯片发展历史、技术特点以及近年来取得的进展
李磊，中科麒芯CEO，专注于半导体行业大模型相关的研究和应用，推动行业智能化和数字化深度融合，致力于激发新质生产力的潜能，实现科技与产业的高效协同。
2015年联合创立摩尔精英，跨界到半导体行业，曾任职CIO。在近7年的创业历程中，专注于打造半导体行业的产业互联网平台，积极推动企业的数字化转型，通过引入前沿的数字化技术和管理理念，提升企业运营效率和市场竞争力。具有深入的行业数字化、智能化解决方案经验，对企业经营管理具有一线实践经验，并对半导体研发和生产各环节的业务场景有透彻和务实的理解。
从业20年，见证互联网、移动互联网、产业互联网的发展。涉及电子商务、垂直门户、在线支付、电信行业、O2O等多个领域，曾主导设计国内首批基于 LBS 的推荐算法引擎。
大模型赋能芯片设计协同
本次展开分享和讨论讨大模型赋能的芯片研发协同平台，旨在以“AI赋能集成电路全产业链效率提升”为愿景，聚焦AI+EDA工具链优化，通过FlowBuilder、智能算力调度与半导体行业犬模型应用等场景的高效协同，构建芯片设计全流程的协同平台，助力客户缩短研发周期、降低设计门槛、提升资源利用率。
AlphawaveSemi 亚太区 资深销售总监
郭大玮目前担任AlphawaveSemi亚太区资深销售总监,在半导体业界服务超过二十多年,加入AlphawaveSemi之前曾任职多家跨国公司如Rambus, InsideSecure, QuickLogic, NXP/Philips, Logitech,以及IBM。
新业态下的集成电路自主发展之路
新业大数据的产生与消化及运算,在节点间需要高速的数据搬移,因此高速可靠的高速接口,成为AI, 高性能计算, 与网通不可或缺的一环, AlphawaveSemi身为高速接口解决方案的专家,在各个先进工艺节点皆可提供一应俱全的IP子系统解决方案,满足各式要求。
沈泊，酷芯微电子创始人/CTO；毕业于复旦大学微电子系，获得本科/硕士/博士学位。他具有近三十年的芯片研发、管理经验，曾带领团队研发出业界领先的无线通信及智能SoC芯片。
适用于AR/AI眼镜的低功耗SoC芯片
AR及AI眼镜是近两年市场的一个热点，他对SoC芯片提出了新的要求。一颗高性能的专用SoC需要同时兼顾接口完整、超低功耗、画质优异等多种需求。酷芯微的新一代12nm SoC很好的满足了上述要求。
码上报名参会
点击阅读原文，立即报名参展
